WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007007375) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/007375    N° de la demande internationale :    PCT/JP2005/012595
Date de publication : 18.01.2007 Date de dépôt international : 07.07.2005
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01), H01L 21/28 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (Tous Sauf US).
KIM, Young Suk [KR/JP]; (JP) (US Seulement)
Inventeurs : KIM, Young Suk; (JP)
Mandataire : ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower 20-3, Ebisu4-chome Shibuya-ku, Tokyo 1506032 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)A semiconductor device comprises a gate electrode, first and second sidewall insulating films, a gate electrode head, and first and second diffusion regions. The gate electrode is provided on a gate insulating film formed on a substrate, and its first and second sides are formed with a first sidewall surface and a second sidewall surface facing to the first sidewall surface, respectively, thereby having a first width. The first sidewall insulating film is formed on the substrate on the first side of the gate electrode, and has a first inner wall surface facing to and apart from the first sidewall surface. The second sidewall insulating film is formed on the substrate on the second side of the gate electrode, and has a second inner wall surface facing to and apart from the second sidewall surface. The gate electrode head is so formed on the gate electrode as to extend from the first inner wall surface to the second inner wall surface and has a second width larger than the first width. The first and second diffusion regions are formed in the substrate on both the first and second sides. The gate electrode head is formed in continuity with the gate electrode, and at least the lower part contacting the gate insulating film of the gate electrode is made of polysilicon.
(FR)Le dispositif semi-conducteur selon l’invention comprend une électrode de gâchette, une première et une seconde pellicules d’isolation des parois latérales, une tête d’électrode de gâchette, et une première et une seconde zones de diffusion. L’électrode de gâchette est disposée sur une pellicule d’isolation de gâchette placée sur un substrat et ses premiers et seconds côtés comprennent une première surface de paroi latérale et une seconde surface de paroi latérale faisant face à la première surface de paroi latérale, respectivement, présentant ainsi une première épaisseur. La première pellicule d'isolation de paroi latérale est disposée sur le substrat du premier côté de l'électrode de gâchette, et comporte une première surface de paroi interne faisant face à et séparé de la première surface de paroi latérale. La seconde pellicule d'isolation de paroi latérale est disposée sur le substrat du second côté de l'électrode de gâchette, et comporte une seconde surface de paroi interne faisant face à et séparé de la seconde surface de paroi latérale. La tête de l’électrode de gâchette est placée sur l'électrode de gâchette de façon à s’étendre depuis la première surface de paroi interne jusqu’à la seconde surface de paroi interne et présente une seconde largeur supérieure à la première largeur. Les première et seconde zones de diffusion sont placées sur le substrat sur le premier aussi bien que sur le second côté. La tête de l’électrode de gâchette est disposée en continuité de l'électrode de gâchette, et au moins la partie inférieure entrant en contact avec la pellicule d'isolation de gâchette de l’électrode de gâchette est constituée de polysilicium.
(JA) 半導体装置は、基板上にゲート絶縁膜を介して設けられ、第1の側が第1の側壁面により、第2の側が前記第1の側壁面に対向する第2の側壁面により画成され、第1の幅を有するゲート電極と、前記基板上、前記ゲート電極の前記第1の側に形成され、前記第1の側壁面に対向し、かつ離間した第1の内壁面を有する第1の側壁絶縁膜と、前記基板上、前記ゲート電極の前記第2の側に形成され、前記第2の側壁面に対向し、かつ離間した第2の内壁面を有する第2の側壁絶縁膜と、前記ゲート電極上に、前記第1の内壁面から前記第2の内壁面まで延在するように、第2の、より大きな幅で形成されたゲート電極頭部と、前記基板中、前記ゲート電極の第1および第2の側に形成された、第1および第2の拡散領域とよりなり、前記ゲート電極頭部は、前記ゲート電極に連続して形成されており、前記ゲート電極は、前記ゲート絶縁膜に接する少なくとも下部がポリシリコンよりなる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)