WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007004666) TRANSISTOR À COUCHES MINCES, CARTE DE CIRCUIT IMPRIMÉ ET PROCÉDÉ DE FABRICATION D'UN TEL TRANSISTOR À COUCHES MINCES ET D'UNE TELLE CARTE DE CIRCUIT IMPRIMÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2007/004666 N° de la demande internationale : PCT/JP2006/313382
Date de publication : 11.01.2007 Date de dépôt international : 05.07.2006
CIB :
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/288 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/336 (2006.01) ,H01L 23/52 (2006.01) ,H01L 29/423 (2006.01) ,H01L 29/49 (2006.01) ,H01L 51/50 (2006.01)
Déposants : SUGAWA, Shigetoshi[JP/JP]; JP (UsOnly)
MORIMOTO, Akihiro[JP/JP]; JP (UsOnly)
FUJIMURA, Makoto[JP/JP]; JP (UsOnly)
KATOH, Takeyoshi[JP/JP]; JP (UsOnly)
CHIBA, Masahiko[JP/JP]; JP (UsOnly)
YAMAGUCHI, Tomoyo[JP/JP]; JP (UsOnly)
TOHOKU UNIVERSITY[JP/JP]; 1-1, Katahira 2-chome, Aoba-ku, Sendai-shi, Miyagi 9808577, JP (AllExceptUS)
ZEON CORPORATION[JP/JP]; 6-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008246, JP (AllExceptUS)
Inventeurs : SUGAWA, Shigetoshi; JP
MORIMOTO, Akihiro; JP
FUJIMURA, Makoto; JP
KATOH, Takeyoshi; JP
CHIBA, Masahiko; JP
YAMAGUCHI, Tomoyo; JP
Mandataire : IKEDA, Noriyasu; The Third Mori Building, 4-10, Nishishinbashi 1-chome, Minato-ku, Tokyo 1050003, JP
Données relatives à la priorité :
2005-19631505.07.2005JP
Titre (EN) THIN FILM TRANSISTOR, WIRING BOARD AND METHOD FOR MANUFACTURING SUCH THIN FILM TRANSISTOR AND WIRING BOARD
(FR) TRANSISTOR À COUCHES MINCES, CARTE DE CIRCUIT IMPRIMÉ ET PROCÉDÉ DE FABRICATION D'UN TEL TRANSISTOR À COUCHES MINCES ET D'UNE TELLE CARTE DE CIRCUIT IMPRIMÉ
(JA) 薄膜トランジスタ、配線板、及びそれらの製造方法
Abrégé : front page image
(EN) Adhesiveness and planarity are improved by permitting a gate electrode or a gate wiring of a thin film transistor to have a four-layer structure by successively stacking a base adhesive layer, a catalyst layer, a wiring metal layer and a wiring metal diffusion suppressing layer. In such case, the base adhesive layer is formed of a resin having a structure which can be coordinated with a metal, and adhesiveness to an insulating substrate is improved. Furthermore, since diffusion of the wiring metal can be prevented by providing the wiring metal diffusion suppressing layer on the wiring metal layer, characteristics of the thin film transistor can be improved.
(FR) L’adhésivité et la planarité sont améliorées en permettant qu’une électrode de gâchette ou qu'un circuit de gâchette d’un transistor à couches minces de présenter une structure quadricouche en empilant successivement une couche de base adhésive, une couche de catalyseur, une couche de circuit métallique et une couche de suppression de diffusion du métal du circuit. Dans un tel cas, la couche de base adhésive est composée d’une résine présentant une structure qui peut être coordonnée avec un métal, ce qui améliore l’adhésivité à un substrat isolant. En outre, puisque la diffusion du métal de circuit peut être empêchée grâce à la couche de suppression de diffusion du métal du circuit, les caractéristiques du transistor à couches minces peuvent être améliorées.
(JA)  薄膜トランジスタのゲート電極或いはゲート配線を、下地密着層、触媒層、配線金属層、配線金属拡散抑止層の順に積層して4層構造にすることよって、密着性及び平坦性を改善した。この場合、下地密着層は金属に配位可能な構造を有する樹脂により形成され、絶縁基板との密着性を改善できた。また、配線金属層上に配線金属拡散抑止層を設けることにより、配線金属の拡散を防止できるため、薄膜トランジスタの特性を改善できる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)