WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007002717) PROCEDE POUR SPECIFIER DES SYSTEMES DYNAMIQUES ORIENTES TRANSACTION ET APPAREIL POUR MISE EN CORRESPONDANCE SOUPLE AVEC UN DISPOSITIF A SEMI-CONDUCTEURS DE TRAITEMENT INTEGRE DANS UNE MEMOIRE, A STRUCTURE CONFIGURABLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/002717    N° de la demande internationale :    PCT/US2006/025087
Date de publication : 04.01.2007 Date de dépôt international : 27.06.2006
CIB :
G06F 17/00 (2006.01)
Déposants : ARITHMOSYS, INC. [US/US]; 440 North Wolfe Road, Sunnyvale, CA 95054 (US) (Tous Sauf US).
MUKUND, Shridhar [US/US]; (US) (US Seulement).
MITRA, Anjan [IN/US]; (US) (US Seulement)
Inventeurs : MUKUND, Shridhar; (US).
MITRA, Anjan; (US)
Mandataire : GENCARELLA, Michael, L.; MARTINE PENILLA & GENCARELLA, LLP, 710 Lakeway Drive, Suite 200, Sunnyvale, CA 94085 (US)
Données relatives à la priorité :
60/694,546 27.06.2005 US
60/694,537 27.06.2005 US
60/694,538 27.06.2005 US
Titre (EN) SPECIFYING STATEFUL, TRANSACTION-ORIENTED SYSTEMS AND APPARATUS FOR FLEXIBLE MAPPING
(FR) PROCEDE POUR SPECIFIER DES SYSTEMES DYNAMIQUES ORIENTES TRANSACTION ET APPAREIL POUR MISE EN CORRESPONDANCE SOUPLE AVEC UN DISPOSITIF A SEMI-CONDUCTEURS DE TRAITEMENT INTEGRE DANS UNE MEMOIRE, A STRUCTURE CONFIGURABLE
Abrégé : front page image
(EN)A method for configuring and programming a semiconductor circuit device having a multiple level array of memory storage cells is provided. The method initiates with expressing a stateful transaction oriented application as a network of flow virtual machines (FVMs), each of the FVMs is associated with a portion of a configurable memory region. The method includes aggregating multiple FVMs into an aggregate flow virtual machine (AFVM) and mapping the AFVM into a portion of the multiple level array of memory storage cells. Multi-way access paths of the multiple level array are configured according to the multiple FVMs and the portion of the multiple level array is programmed to function according to the multiple FVMs. A structurally reconfigurable circuit device and methods for designing a circuit are also provided.
(FR)L'invention concerne un procédé pour configurer et programmer un dispositif de circuit à semi-conducteurs présentant une matrice de cellules de mémoire à plusieurs niveaux. Ce procédé consiste tout d'abord à exprimer une application dynamique orientée transaction sous la forme d'un réseau de machines virtuelles d'écoulement, chacune de ces dernières étant associée à une partie d'une zone de mémoire configurable. Ce procédé consiste également à regrouper une pluralité de machines virtuelles d'écoulement en une machine virtuelle d'écoulement formant un agrégat, et à mettre en correspondance cette dernière avec une partie de la matrice de cellules de mémoire à plusieurs niveaux. Des chemins d'accès multivoies de la matrice à plusieurs niveaux sont configurés en fonction de la pluralité de machines virtuelles d'écoulement et la partie de la matrice à plusieurs niveaux est programmée pour fonctionner en fonction de la pluralité de machines virtuelles d'écoulement. L'invention concerne également un dispositif de circuit à structure reconfigurable ainsi que des méthodes pour concevoir un tel circuit.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)