WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007002158) INTERCONNEXIONS A PLUSIEURS NIVEAUX POUR PUCE DE CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/002158    N° de la demande internationale :    PCT/US2006/024085
Date de publication : 04.01.2007 Date de dépôt international : 21.06.2006
CIB :
H01L 29/41 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
GREENBERG, David, R. [US/US]; (US) (US Seulement).
PEKARIK, John, J. [US/US]; (US) (US Seulement).
SCHOLVIN, Jorg [DE/US]; (US) (US Seulement)
Inventeurs : GREENBERG, David, R.; (US).
PEKARIK, John, J.; (US).
SCHOLVIN, Jorg; (US)
Mandataire : SABO, William, D.; INTERNATIONAL BUSINESS MACHINES CORPORATION, Intellectual Property Law- Zip 972E, 1000 River Street, Essex Junction, VT 05452 (US)
Données relatives à la priorité :
11/160,463 24.06.2005 US
Titre (EN) MULTI-LEVEL INTERCONNECTIONS FOR AN INTEGRATED CIRCUIT CHIP
(FR) INTERCONNEXIONS A PLUSIEURS NIVEAUX POUR PUCE DE CIRCUIT INTEGRE
Abrégé : front page image
(EN)Multilevel metallization layouts for an integrated circuit chip (30) including transistors having first (31 ), second (32) and third (33) elements to which metallization layouts connect. The layouts minimize current limiting mechanism including electromigration by positioning the connection (39) for the second contact vertically (32) from the chip (30), overlapping the planes and fingers of the metallization layouts to the first and second elements (31 ) and (32) and forming a pyramid or staircase of multilevel metallization layers (45) and (46) to smooth diagonal current flow.
(FR)L'invention concerne des implantations de métallisation de plusieurs niveaux pour puce de circuit intégré (30) comprenant des transistors possédant des premier (31), second (32) et troisième (33) éléments, auxquels se connectent des implantations de métallisation. Les implantations permettent de minimiser le mécanisme de limitation de courant, y compris, une électromigration, par positionnement de la connexion (39) destinée au second contact de manière verticale (32) à partir de la puce (30), par chevauchement des plans et des dents des implantations de métallisation au niveau des premier et second éléments (31, 32) et par formation d'une pyramide ou d'un escalier de couches de métallisation à plusieurs niveaux (45, 46) afin de lisser le flux de courant diagonal.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)