WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007002117) TRANSISTOR D'ACCES CIRCULAIRE A DEUX COTES POUR CELLULE DRAM 4.5F2
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/002117    N° de la demande internationale :    PCT/US2006/024025
Date de publication : 04.01.2007 Date de dépôt international : 21.06.2006
CIB :
H01L 21/8242 (2006.01), H01L 27/108 (2006.01), H01L 21/765 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way, P.o. Box 6, Boise, Idaho 83707 (US) (Tous Sauf US)
Inventeurs : JUENGLING, Werner; (US)
Mandataire : ALTMAN, Daniel E.; KNOBBE, MARTENS, OLSON & BEAR, LLP, 2040 Main Street, 14th Floor, Irvine, California 92614 (US)
Données relatives à la priorité :
11/166,721 24.06.2005 US
Titre (EN) TRENCH ISOLATION TRANSISTOR WITH GROUNDED GATE FOR A 4.5F2 DRAM CELL AND MANUFACTURING METHOD THEREOF
(FR) TRANSISTOR D'ACCES CIRCULAIRE A DEUX COTES POUR CELLULE DRAM 4.5F2
Abrégé : front page image
(EN)An isolation transistor (240) having a grounded gate is formed between a first access transistor construction (206) and a second access transistor construction (208) to provide isolation between the access transistor constructions of a memory device. In an embodiment, the access transistor constructions are recess access transistors. In an embodiment, the memory- device is a DRAM. In another embodiment, the memory device is a 4.5F2 DRAM cell.
(FR)L'invention concerne un transistor d'isolation comprenant une grille mise à la terre formé entre une première construction de transistor d'accès et une seconde construction de transistor d'accès afin de fournir une isolation entre les constructions de transistor d'accès d'un dispositif mémoire. Dans un mode de réalisation, les constructions de transistor d'accès sont des transistors d'accès évidés. Dans un autre mode de réalisation, le dispositif mémoire est une DRAM. Dans un dernier mode de réalisation, le dispositif mémoire est une cellule DRAM 4.5F2.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)