WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2007000843) APPAREIL SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2007/000843    N° de la demande internationale :    PCT/JP2006/306719
Date de publication : 04.01.2007 Date de dépôt international : 30.03.2006
CIB :
G06F 3/00 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
SUZUKI, Kazuki; (US Seulement)
Inventeurs : SUZUKI, Kazuki;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg. 5-7, Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053 (JP)
Données relatives à la priorité :
2005-187813 28.06.2005 JP
Titre (EN) SEMICONDUCTOR APPARATUS
(FR) APPAREIL SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A relay circuit (101) is provided to intervene between a tri-state buffer (102) and a plurality of interface circuits (111a,111b). When at least one of effective output control signals of the plurality of interface circuits (111a,111b) is indicative of output permission, the relay circuit (101) permits the tri-state buffer (102) to output, while selecting and supplying, in accordance with the effective output control signal, one of the output data signals of the plurality of interface circuits (111a,111b) to the input terminal of the tri-state buffer (102). The tri-state buffer (102) drives an external terminal (104) and the input terminal of an input buffer (103) in accordance with the output data signal supplied from the relay circuit (101).
(FR)L’invention concerne un circuit de relais (101) disposé pour intervenir entre une mémoire-tampon à trois états (102) et une pluralité de circuits d’interface (111a, 111b). Si au moins l’un des signaux de commande de sortie effectif de la pluralité de circuits d’interface (111a,111b) est indicatif de la permission de sortie, le circuit de relais (101) permet à la mémoire-tampon à trois états (102) de générer, tout en sélectionnant et en fournissant, conformément au signal de commande de sortie effectif, l’un des signaux de données de sortie parmi la pluralité de circuits d’interface (111a,111b) à la borne d’entrée de la mémoire-tampon à trois états (102). La mémoire-tampon à trois états (102) excite une borne externe (104) et la borne d’entrée d’une mémoire-tampon d’entrée (103) conformément au signal de données de sortie injecté depuis le circuit de relais (101).
(JA) 複数のインターフェース回路(111a,111b)とトライステートバッファ(102)との間に、中継回路(101)を介在させる。中継回路(101)は、複数のインターフェース回路(111a,111b)の有効な出力制御信号のうち1つ以上が出力許可を示す場合にトライステートバッファ(102)の出力を許可し、かつ複数のインターフェース回路(111a,111b)の出力データ信号のうちの1つを前記有効な出力制御信号に応じて選択してトライステートバッファ(102)の入力端子へ供給する。トライステートバッファ(102)は、中継回路(101)から供給された出力データ信号に応じて、外部端子(104)と入力バッファ(103)の入力端子とを駆動する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)