WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006128079) ANTEMEMOIRE DE MICROPROCESSEUR DE FAIBLE PUISSANCE ET SON PROCEDE DE FONCTIONNEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/128079    N° de la demande internationale :    PCT/US2006/020640
Date de publication : 30.11.2006 Date de dépôt international : 25.05.2006
CIB :
G06F 12/08 (2006.01), G11C 15/04 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive, San Diego, California 92121 (US) (Tous Sauf US).
MOHAMMAD, Baker [US/US]; (US) (US Seulement).
AHMED, Muhammad [US/US]; (US) (US Seulement).
BASSETT, Paul [US/US]; (US) (US Seulement).
JAMIL, Sujat [BD/US]; (US) (US Seulement).
INGLE, Ajay, Anant [US/US]; (US) (US Seulement)
Inventeurs : MOHAMMAD, Baker; (US).
AHMED, Muhammad; (US).
BASSETT, Paul; (US).
JAMIL, Sujat; (US).
INGLE, Ajay, Anant; (US)
Mandataire : WADSWORTH, Philip, R.; 5775 Morehouse Drive, San Diego, Califonia 92121 (US)
Données relatives à la priorité :
11/137,183 25.05.2005 US
Titre (EN) LOW POWER MICROPROCESSOR CACHE MEMORY AND METHOD OF OPERATION
(FR) ANTEMEMOIRE DE MICROPROCESSEUR DE FAIBLE PUISSANCE ET SON PROCEDE DE FONCTIONNEMENT
Abrégé : front page image
(EN)Techniques for processing transmissions in a communications (e.g., CDMA) system including the use of a digital signal processor. The digital signal processor includes a cache memory system and associates a plurality of cache memory match lines with addressable memory lines of an addressable memory. Each of the cache memory match lines associates with one of corresponding sets of the cache memory. The method and system maintain each of the cache memory match lines at a low voltage. Once the digital signal processor initiates a search of the cache memory for retrieving data from a selected one of the corresponding sets of the cache memory, a match line drive circuit drives one of the cache memory match lines from a low voltage to a high voltage. The selected one of the cache memory match lines corresponds to the selected one of the corresponding sets of the cache memory. The digital signal processor compares the selected one of the cache memory match lines to an associated one of the addressable memory lines. Following the comparison step, the process returns the one of the cache memory match lines to the low voltage.
(FR)L'invention concerne des techniques de traitement de transmissions dans un système de communications (par exemple AMRC) comportant l'utilisation d'un processeur de signaux numériques. Le processeur de signaux numériques comporte un système d'antémémoire et associe plusieurs lignes de correspondance de l'antémémoire avec des lignes de mémoire adressables. Chaque ligne de correspondance de l'antémémoire s'associe à un des ensembles de l'antémémoire correspondants. Le procédé et le système conservent chacune des lignes de correspondance de l'antémémoire à une basse tension. Une fois que le processeur de signaux numériques amorce une recherche de l'antémémoire pour extraire des données d'un ensemble correspondant choisi de l'antémémoire, un circuit de commande de la ligne de correspondance entraîne une des lignes de correspondance de l'antémémoire d'une basse tension à une tension élevée. La ligne de correspondance de l'antémémoire choisie correspond à l'ensemble correspondant choisi de l'antémémoire. Le processeur de signaux numériques compare la ligne de correspondance de l'antémémoire choisie à l'une des lignes de mémoire adressables associées. Une fois la comparaison effectuée, le processus remet la ligne de correspondance de l'antémémoire concernée en basse tension.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)