WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006127409) SYSTEME ET PROCEDE POUR LA VERIFICATION DE REGLE DE CONCEPTION STATISTIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/127409    N° de la demande internationale :    PCT/US2006/019305
Date de publication : 30.11.2006 Date de dépôt international : 19.05.2006
CIB :
G06F 17/50 (2006.01)
Déposants : CADENCE DESIGN SYSTEMS, INC. [US/US]; 2655 Seely Avenue, San Jose, CA 95134 (US) (Tous Sauf US).
SCHEFFER, Louis K. [US/US]; (US) (US Seulement)
Inventeurs : SCHEFFER, Louis K.; (US)
Mandataire : MEI, Peter C.; BINGHAM McCUTCHEN LLP, Three Embarcadero Center, Suite 1800, San Francisco, CA 94111-4067 (US)
Données relatives à la priorité :
60/683,438 20.05.2005 US
Titre (EN) SYSTEM AND METHOD FOR STATISTICAL DESIGN RULE CHECKING
(FR) SYSTEME ET PROCEDE POUR LA VERIFICATION DE REGLE DE CONCEPTION STATISTIQUE
Abrégé : front page image
(EN)Methods and systems for allowing an Integrated Circuit designer to specify one or more design rules, and to determine the expected probability of success of the IC design based on the design rules. Probability information is compiled for each circuit component, that specifies the probability of the circuit component working if a characteristic of the circuit component is varied. As the design rules are examined, the probability of each component working is calculated. The probabilities are combined to determine the overall probability of success for the IC design. Furthermore, the IC design may be broken into a plurality of portions, and design rules can be separately specified for each portion. This allows a designer the flexibility to use different design rules on different portions of the IC design.
(FR)L'invention concerne des procédés et des systèmes permettant à un concepteur de circuit intégré de spécifier une ou plusieurs règles de conception, et de déterminer la probabilité de réussite attendue pour la conception du circuit intégré en fonction des règles de conception. Des informations de probabilité sont compilées pour chaque composant de circuit, ces informations spécifiant la probabilité de fonctionnement du composant de circuit si une caractéristique du composant de circuit varie. A mesure que les règles de conception sont examinées, la probabilité de fonctionnement pour chaque composant est calculée. Les probabilités sont combinées pour déterminer la probabilité de réussite globale pour la conception du circuit intégré. En outre, la conception du circuit intégré peut être divisée en une pluralité de parties, et les règles de conception peuvent être spécifiées séparément pour chaque partie. Un concepteur peut ainsi utiliser de manière flexible différentes règles de conception sur différentes parties de la conception du circuit intégré.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)