WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006127117) CIRCUIT DE STOCKAGE ET PROCEDE ASSOCIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/127117    N° de la demande internationale :    PCT/US2006/011560
Date de publication : 30.11.2006 Date de dépôt international : 29.03.2006
CIB :
G11C 8/00 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (Tous Sauf US).
RAMARAJU, Ravindraraj [IN/US]; (US) (US Seulement).
KENKARE, Prashant, U. [US/US]; (US) (US Seulement).
PALMER, Jeremiah, T., C. [US/US]; (US) (US Seulement)
Inventeurs : RAMARAJU, Ravindraraj; (US).
KENKARE, Prashant, U.; (US).
PALMER, Jeremiah, T., C.; (US)
Mandataire : KING, Robert L.; 7700 W. Parmer Lane, MD:PL02, Austin, Texas 78729 (US)
Données relatives à la priorité :
11/132,457 19.05.2005 US
Titre (EN) STORAGE CIRCUIT AND METHOD THEREFOR
(FR) CIRCUIT DE STOCKAGE ET PROCEDE ASSOCIE
Abrégé : front page image
(EN)Storage circuits (180-183 and 280-281) may be used for low power operation while allowing fast read access. In one embodiment (e.g. circuit 100), shared complementary write bit lines (101, 102), separate read bit lines (103-106), a shared read word line (107), and separate write word lines (108-111) are used. In an alternate embodiment (e.g. circuit 200), shared complementary write bit lines (201, 202), a shared read bit line (203), separate read word lines (206-207), and separate write word lines (208-209) are used. The storage circuit may be used in a variety of contexts, such as, for example, a register file (17), a branch unit (15), an SRAM (19), other modules (20), a cache (18), a buffer (21), and/or a memory (14).
(FR)L'invention concerne des circuits de stockage (180-183 et 280-281) pouvant être utilisés dans un mode de fonctionnement à faible consommation d'énergie tout en permettant un accès en lecture rapide. Dans un mode de réalisation (le circuit 100, par exemple), des canaux bit d'écriture (101, 102) complémentaires, partagés, des canaux bit de lecture (103-106) séparés, un canal mot de lecture (107) partagé et des canaux mot d'écriture (108-111) séparés sont utilisés. Dans un autre mode de réalisation (le circuit 200, par exemple), des canaux bit d'écriture (201, 202) complémentaires, partagés, un canal bit de lecture (203) partagé, des canaux mot de lecture (206-207) séparés et des canaux mot d'écriture (208-209) séparés sont utilisés. Le circuit de stockage peut être utilisé dans divers contextes, tels que, par exemple, une pile (17), une unité de branchement (15), une mémoire vive statique (19), d'autres modules (20), une mémoire cache (18), un tampon (21) et/ou une mémoire (14).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)