WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006124882) GENERATEUR DE REFERENCE DE BANDE « BANDGAP » POUR EXPLOITATION BASSE TENSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/124882    N° de la demande internationale :    PCT/US2006/018895
Date de publication : 23.11.2006 Date de dépôt international : 12.05.2006
CIB :
G05F 1/10 (2006.01), G05F 3/02 (2006.01), G05F 3/04 (2006.01), G05F 3/08 (2006.01), G05F 3/16 (2006.01), G05F 3/20 (2006.01)
Déposants : LATTICE SEMICONDUCTOR CORPORATION [US/US]; 5555 NE Moore Ct, Hillsboro, OR 97124 (US) (Tous Sauf US)
Inventeurs : JOHNSON, Phillip; (US)
Mandataire : BECKER, Mark; Lattice Semiconductor Corporation, 5555 NE Moore Ct., Hillsboro, OR 97124 (US)
Données relatives à la priorité :
11/131,053 17.05.2005 US
Titre (EN) BANDGAP GENERATOR PROVIDING LOW-VOLTAGE OPERATION
(FR) GENERATEUR DE REFERENCE DE BANDE « BANDGAP » POUR EXPLOITATION BASSE TENSION
Abrégé : front page image
(EN)A bandgap reference circuit (Fig. 4) uses a pair of parallel loads (438 and 439) and an op-amp driver circuit (411). The op-amp driver circuit uses NMOS inputs (NNEG NPOS) to sense voltage conditions at the loads. The configuration permits low-voltage response at low temperatures as a result of the configuration setting operating voltages above a saturation voltage. The op-amp driver provides an NMOS output (431), and a low-gain stage (446) converts the NMOS output to an output corresponding to that of a conventional PMOS design (Vout).
(FR)Circuit de référence de bande « bandgap » à paire de charges parallèles et circuit attaqueur amplificateur opérationnel, lequel utilise les entrées MOS-N pour détecter les conditions de tension au niveau des charges. La configuration décrite permet une réponse basse tension aux températures peu élevées car elle fixe des tensions d'exploitation au-dessus d'une tension de saturation. Le circuit considéré fournit une sortie MOS-N, et un étage faible gain convertit la sortie MOS-N en sortie correspondant à celle d'une structure MOS-P classique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)