WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006124182) PROCEDE DE FABRICATION D'UN DISPOSITIF SOI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/124182    N° de la demande internationale :    PCT/US2006/014626
Date de publication : 23.11.2006 Date de dépôt international : 19.04.2006
Demande présentée en vertu du Chapitre 2 :    27.02.2007    
CIB :
H01L 21/84 (2006.01), H01L 21/329 (2006.01), H01L 27/12 (2006.01), H01L 29/861 (2006.01), H01L 21/033 (2006.01), H01L 27/06 (2006.01), H01L 21/28 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, California 94088-3453 (US) (Tous Sauf US).
PELELLA, Mario, M. [US/US]; (US) (US Seulement)
Inventeurs : PELELLA, Mario, M.; (US)
Mandataire : DRAKE, Paul, S.; Advanced Micro Devices, Inc., 5204 East Ben White Boulevard, Mail Stop 562, Austin, Texas 78741 (US).
EVE, Rosemary; Brookes Batchellor, LLP, 102-108 Clerkenwell Road, London EC1M 5SA (GB)
Données relatives à la priorité :
11/127,329 11.05.2005 US
Titre (EN) METHOD FOR FABRICATING SOI DEVICE
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF SOI
Abrégé : front page image
(EN)A method is provided for fabricating a semiconductor on insulator (SOI) device [20]. The method includes, in one embodiment, providing a monocrystalline silicon substrate [24] having a monocrystalline silicon layer [22] overlying the substrate and separated therefrom by a dielectric layer [26]. A gate electrode material [39] is deposited and patterned to form a gate electrode [40, 42] and a spacer [44]. Impurity determining dopant ions [54, 56] are implanted into the monocrystalline silicon layer [22] using the gate electrode [40, 42] as an ion implant mask to form spaced apart source [56, 66] and drain [58, 68] regions in the monocrystalline silicon layer [22] and into the monocrystalline silicon substrate [24] using the spacer [44] as an ion implant mask to form spaced apart device regions [60, 70] in the monocrystalline substrate [24]. Electrical contacts [76] are then formed that contact the spaced apart device regions [60, 70].
(FR)La présente invention concerne un procédé de fabrication d'un dispositif (20) silicium sur isolant (SOI). Le procédé consiste, dans une forme de réalisation, à utiliser un substrat (24) en silicium monocristallin comportant une couche (22) de silicium monocristallin surplombant le substrat et séparée de ce dernier par une couche diélectrique (26). Un matériau (39) de gâchette est déposé et façonné de manière à former une gâchette (40, 42) et un espaceur (44). Des ions dopants (54, 56) déterminant les impuretés sont implantés dans la couche (22) de silicium monocristallin au moyen de la gâchette (40, 42) utilisée en tant que masque d'implantation ionique pour former des régions espacées de source (55, 56) et de drain (58, 68) dans la couche (22) de silicium monocristallin et dans le substrat (24) en silicium monocristallin au moyen de l'espaceur (44) en tant que masque d'implantation d'ions pour former des régions espacées (60, 70) du dispositif dans le substrat monocristallin (24). Des contacts électriques (76) sont ensuite formés pour relier les régions espacées (60, 70) du dispositif.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)