WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006123415) APPAREIL A CIRCUIT INTEGRE A SEMI-CONDUCTEUR ET ETIQUETTE D'IDENTIFICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/123415    N° de la demande internationale :    PCT/JP2005/009187
Date de publication : 23.11.2006 Date de dépôt international : 19.05.2005
CIB :
G06K 19/07 (2006.01), G11C 16/06 (2006.01), H02J 17/00 (2006.01)
Déposants : HITACHI ULSI SYSTEMS CO., LTD. [JP/JP]; 22-1, Josuihoncho 5-chome, Kodaira-shi, Tokyo 1878522 (JP) (Tous Sauf US).
SHINOHARA, Takashi [JP/JP]; (JP) (US Seulement).
TSUJI, Kousuke [JP/JP]; (JP) (US Seulement)
Inventeurs : SHINOHARA, Takashi; (JP).
TSUJI, Kousuke; (JP)
Mandataire : TSUTSUI, Yamato; Tsutsui & Associates 6th Floor, Kokusai Chusei Kaikan 14, Gobancho Chiyoda-ku, Tokyo 102-0076 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS AND ID TAG
(FR) APPAREIL A CIRCUIT INTEGRE A SEMI-CONDUCTEUR ET ETIQUETTE D'IDENTIFICATION
(JA) 半導体集積回路装置およびIDタグ
Abrégé : front page image
(EN)In a semiconductor integrated circuit apparatus (1) used for an ID tag of RFID or the like, a regulator circuit (3) generates, from a primary voltage (VCC) generated by a rectifying circuit (2), and outputs first and second power supply voltages (VDD1,VDD2). A voltage switching part (5) is normally adapted to output the first power supply voltage (VDD1) generated by the regulator circuit (3), so that the first power supply voltage (VDD1) is supplied to a logic circuit (6) and a memory (7). In a case where information is written into the memory (7), the logic circuit (6) performs no switching of the voltage switching part (5), so that the first power supply voltage (VDD1), which is a voltage for writing, is supplied to the logic circuit (6) and the memory (7). In a case where information is read from the memory (7), the logic circuit (6) performs a switching of the voltage switching part (5), so that the second power supply voltage (VDD2), which is a voltage for reading and lower than first power supply voltage (VDD1), is supplied to the logic circuit (6) and the memory (7).
(FR)La présente invention concerne un appareil à circuit intégré à semi-conducteur (1) utilisé pour une étiquette d'identification de RFID ou analogue, dans lequel un circuit régulateur (3) génère, à partir d'une tension principale (VCC) générée par un circuit de redressement (2), et produit des première et seconde tensions d'alimentation électrique (VDD1, VDD2). Une partie de commutation de tension (5) est normalement adaptée pour produire la première tension d'alimentation électrique (VDD1) générée par le circuit régulateur (3), de sorte que la première tension d'alimentation électrique (VDD1) soit fournie à un circuit logique (6) et à une mémoire (7). Dans une situation où des informations sont écrites en mémoire (7), le circuit logique (6) ne procède à aucune commutation de la partie de commutation de tension (5), de sorte que la première tension d'alimentation électrique (VDD1), qui est une tension d'écriture, soit fournie au circuit logique (6) et à la mémoire (7). Dans une situation où des informations sont lues de la mémoire (7), le circuit logique (6) procède à une commutation de la partie de commutation de tension (5), de sorte que la seconde tension d'alimentation électrique (VDD2), qui est une tension de lecture, inférieure à la première (VDD1), soit fournie au circuit logique (6) et à la mémoire (7).
(JA)not available
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)