WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006122505) CONDITIONNEMENT DE CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION IDOINE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/122505    N° de la demande internationale :    PCT/CN2006/001024
Date de publication : 23.11.2006 Date de dépôt international : 18.05.2006
CIB :
H01L 23/34 (2006.01), H01L 23/02 (2006.01), H01L 21/50 (2006.01), H01L 25/00 (2006.01)
Déposants : CHEN, Jen-Shyan [CN/CN]; (CN)
Inventeurs : CHEN, Jen-Shyan; (CN)
Mandataire : LIU, SHEN & ASSOCIATES; A0601, Huibin Building No. 8 Beichen Dong Street Chaoyang District Beijing 100101 (CN)
Données relatives à la priorité :
200510072950.6 18.05.2005 CN
Titre (EN) INTEGRATED CIRCUIT PACKAGING AND METHOD OF MAKING THE SAME
(FR) CONDITIONNEMENT DE CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION IDOINE
(ZH) 集成电路封装及其制造方法
Abrégé : front page image
(EN)A integrated circuit packaging and method of making the same integrate a heat-dissipating module within the integrated circuit packaging, so that it allows thermal resistance reducing in the packaging level to achieve the effect of partly dissipating heat and decrease the temperature of a chip effectively. The integrated circuit packaging includes a substrate, a semiconductor die, a heat-dissipating module and a protection layer. The substrate has an inner circuit formed on a first surface, and an outer circuit formed on a second surface of the substrate and electrically connected to the inner circuit. The semiconductor die is mounted on the first surface of the substrate such that the plurality of bond pads thereon contact the inner circuit. The heat-dissipating module includes a heat conduction device, and the heat conduction device via a flat end surface thereof contacts and bonds with a reverse surface of the semiconductor die. The protection layer covers the exposed part of the substrate, the exposed part of the semiconductor die and the exposed part of the end surface of the heat conduction device connected with the semiconductor die.
(FR)L’invention concerne un conditionnement de circuit intégré et un procédé de fabrication idoine, le conditionnement comprenant un module dissipateur de chaleur, permettant ainsi de réduire la résistance thermique au niveau du conditionnement dans le but de dissiper partiellement la chaleur et d’abaisser la température d’une puce de manière effective. Le conditionnement de circuit intégré comprend un substrat, une filière semi-conductrice, un module dissipateur de chaleur et une couche de protection. Le substrat possède un circuit interne formé sur une première surface, et un circuit externe formé sur une seconde surface du substrat et connecté électriquement au circuit interne. La filière semi-conductrice est montée sur la première surface du substrat de telle sorte que la pluralité des patins de liaison sur celle-ci vienne au contact du circuit interne. Le module dissipateur de chaleur contient un dispositif conducteur thermique, et le dispositif conducteur thermique par le biais d’une surface d’extrémité plate touche et se lie avec une surface verso de la filière semi-conductrice. La couche de protection recouvre la partie exposée du substrat, la partie exposée de la filière semi-conductrice et la partie exposée de la surface d’extrémité du dispositif conducteur thermique connecté à la filière semi-conductrice.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)