WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006119380) TRANCHE DE SILICIUM COMPORTANT DES TROUS D'INTERCONNEXION TRAVERSANTS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/119380    N° de la demande internationale :    PCT/US2006/017024
Date de publication : 09.11.2006 Date de dépôt international : 04.05.2006
CIB :
H01L 21/00 (2006.01)
Déposants : ICEMOS TECHNOLOGY CORPORATION [US/US]; P.O. Box 24619, Tempe, Arizona 85285 (US) (Tous Sauf US).
MacNAMARA, Cormac [GB/GB]; (GB) (US Seulement).
BROGAN, Conor [GB/GB]; (GB) (US Seulement).
GRIFFIN, Hugh, J. [GB/GB]; (GB) (US Seulement).
WILSON, Robin [GB/GB]; (GB) (US Seulement)
Inventeurs : MacNAMARA, Cormac; (GB).
BROGAN, Conor; (GB).
GRIFFIN, Hugh, J.; (GB).
WILSON, Robin; (GB)
Mandataire : SIMMONS, John, D.; Akin Gump Strauss Hauer & Feld LLP, 2005 Market Street, One Commerce Square, Suite 2200, Philadelphia, PA 19103 (US)
Données relatives à la priorité :
60/677,510 04.05.2005 US
Titre (EN) SILICON WAFER HAVING THROUGH-WAFER VIAS
(FR) TRANCHE DE SILICIUM COMPORTANT DES TROUS D'INTERCONNEXION TRAVERSANTS
Abrégé : front page image
(EN)A method of manufacturing a semiconductor device includes providing a semiconductor substrate having first and second main surfaces opposite to each other. A trench is formed in the semiconductor substrate at the first main surface. The trench extends to a first depth position in the semiconductor substrate. The trench is lined with the dielectric material. The trench is filled with a conductive material. An electrical component is electrically connected to the conductive material exposed at the first main surface. A cap is mounted to the first main surface. The cap encloses the electrical component and the electrical connection.
(FR)L'invention concerne un procédé de fabrication d'un dispositif semiconducteur qui consiste à former un substrat semiconducteur possédant une première et une seconde surface principale opposées l'une à l'autre. Une tranchée est formée dans la première surface principale du substrat semiconducteur, laquelle tranchée s'étend jusqu'à une première position de profondeur dans le substrat semiconducteur. La tranchée est garnie d'un matériau diélectrique et remplie d'un matériau conducteur. Un composant électrique est relié électriquement au matériau conducteur exposé sur la première surface principale. Un capuchon est monté sur la première surface principale, qui recouvre le composant électrique et la connexion électrique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)