WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006118982) ENSEMBLE SEMICONDUCTEUR COMPRENANT UN DEUXIEME SUBSTRAT ET DES SURFACES DE SUBSTRAT APPARENTES SUR LES FACES SUPERIEURE ET INFERIEURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/118982    N° de la demande internationale :    PCT/US2006/016143
Date de publication : 09.11.2006 Date de dépôt international : 27.04.2006
CIB :
H01L 23/02 (2006.01), H01L 21/00 (2006.01), H01L 23/10 (2006.01), H01L 21/26 (2006.01)
Déposants : STATS CHIPPAC LTD. [SG/SG]; 10 Ang Mo Kio Street 65, #05-17/20, Techpoint 569059 (SG) (Tous Sauf US).
KARNEZOS, Marcos [US/US]; (US) (US Seulement).
CARSON, Flynn [US/US]; (US) (US Seulement)
Inventeurs : KARNEZOS, Marcos; (US).
CARSON, Flynn; (US)
Mandataire : KENNEDY, Bill; Haynes Beffel & Wolfeld LLP, P.O. Box 366, Half Moon Bay, California 94019 (US)
Données relatives à la priorité :
60/594,711 29.04.2005 US
60/692,842 20.06.2005 US
11/394,635 31.03.2006 US
Titre (EN) SEMICONDUCTOR SUBSTRATE WITH EXPOSED UPPER AND LOWER SIDES
(FR) ENSEMBLE SEMICONDUCTEUR COMPRENANT UN DEUXIEME SUBSTRAT ET DES SURFACES DE SUBSTRAT APPARENTES SUR LES FACES SUPERIEURE ET INFERIEURE
Abrégé : front page image
(EN)Semiconductor package assemblies include a package subassembly, having at least one die affixed to, and electrically interconnected with, a die attach side of a first package substrate, and a second substrate having a first side and a second ('land') side, mounted over the first package with the first side of the second substrate facing the die attach side of the first package substrate, and supported by a spacer or a spacer assembly. Accordingly, the die attach sides of the first substrate and the first side of the second substrate face one another, and the 'land' sides of the substrates face away from one another. Z-interconnection of the package and the substrate is by wir bonds connecting the first and second substrates. The assembly is encapsulated in such a way that both the land side of the second substrate (one side of the assembly) and a portion of the land side of the first package substrate (on the opposite side of the assembly) are exposed, so that second level interconnection and interconnection with additional components may be made. Also, methods for making such package assemblies include steps of providing a substrate, preferably as a strip of ball grid array (BGA) or land grid array (LGA) substrates.
(FR)L'invention concerne des ensembles de boîtiers de semiconducteurs dotés d'un sous-ensemble boîtier comprenant au moins une puce qui y est fixée et électriquement connectée, une face de fixation de puce d'un premier substrat de boîtier, un deuxième substrat présentant une première face et une deuxième face ('pastille'), monté sur le premier boîtier, la première face du deuxième substrat faisant face à la face de fixation de puce du premier substrat de boîtier, et supporté par un séparateur ou par un ensemble séparateur. Selon l'invention, les faces de fixation de puce du premier substrat et la première face du deuxième substrat se font face, les faces 'pastilles' des substrats étant mutuellement opposées. L'interconnexion en Z du boîtier et du substrat est réalisée par fils reliant le premier et le deuxième substrat. L'ensemble est encapsulé de sorte que la face pastille du deuxième substrat (une face de l'ensemble) et une partie de la face pastille du premier substrat de boîtier (sur la face opposée de l'ensemble) sont apparentes, ce qui permet une interconnexion de deuxième niveau et une interconnexion avec des composants additionnels. La présente invention porte également sur des procédés pour réaliser des ensembles de boîtiers de ce type, ces procédés consistant à fournir un substrat, de préférence sous forme de barrette de connexion de substrat de boîtier à billes (BGA) ou de boîtier LGA; monter une puce et les interconnexions sur le substrat de BGA ou de LGA pour former le sous-ensemble boîtier; monter un séparateur ou un ensemble séparateur sur le sous-ensemble boîtier; monter un deuxième substrat sur l'adhésif du séparateur ou sur les séparateurs adhésifs; faire réticuler l'adhésif ou les séparateurs adhésifs; faire un nettoyage au plasma; souder les fils pour former une interconnexion en Z entre la première face du deuxième substrat et la face pastille du premier substrat de boîtier; faire un nettoyage au plasma; réaliser un moulage pour emprisonner la première face du substrat, les fils de l'interconnexion en Z et les boucles de fils, les arêtes du premier substrat de boîtier et la zone marginale sur la face pastille du premier substrat de boîtier, laissant apparente la deuxième face ('pastille') du deuxième substrat et une zone de la face pastille du premier substrat de boîtier située à l'intérieur d'une zone marginale; fixer des billes de soudure d'interconnexion de deuxième niveau sur des sites de la zone apparente du premier substrat de boîtier; (si le deuxième substrat est une barrette ou un réseau) séparer par coupage pour terminer le boîtier.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)