WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006118645) PROCEDES ET APPAREIL DE LIMITE DE PRECISION DANS DES AMPLIFICATEURS D'ADAPTATION D'IMPEDANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/118645    N° de la demande internationale :    PCT/US2006/007116
Date de publication : 09.11.2006 Date de dépôt international : 28.02.2006
CIB :
H03F 3/08 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (Tous Sauf US).
MIJUSKOVIC, Dejan [FR/US]; (US) (US Seulement)
Inventeurs : MIJUSKOVIC, Dejan; (US)
Mandataire : KING, Robert, L.; 7700 W. Parmer Lane, MD:PL02, Austin, Texas 78729 (US)
Données relatives à la priorité :
11/118,282 28.04.2005 US
Titre (EN) METHODS AND APPARATUS FOR PRECISION LIMITING IN TRANSIMPEDANCE AMPLIFIERS
(FR) PROCEDES ET APPAREIL DE LIMITE DE PRECISION DANS DES AMPLIFICATEURS D'ADAPTATION D'IMPEDANCE
Abrégé : front page image
(EN)A transimpedance amplifier (100) is provided including an input, an amplifier and a non-linear limiting circuit. The input is configured to provide an input current (Iin) which includes a logic high range between a minimum input current and a maximum input current for logic high. The input current also includes a range of knee values. The amplifier is configured to generate an output volta having a range between a first voltage and a second voltage. The non-linear limiting circuit includes a first current source, a first diode connected transistor, a second diode connected transistor, and a second current source. The first diode connected transistor (40) is prebiased to generate a first base-to-emitter voltage when the input current is approximately zero. The first diode connected transistor configured to begin limiting the range of the output voltage (Vout) at a selected knee value, which is slightly greater than the minimu input current for logic high, by changing the first base-to-emitter voltage when the input current reaches the selected knee value of the input current.
(FR)L'invention concerne un amplificateur d'adaptation d'impédance (100), qui comprend une entrée, un amplificateur et un circuit limiteur non linéaire. L'entrée est configurée pour fournir un courant d'entrée (lin) comprenant une plage d'état logique 1 entre un courant d'entrée minimal et un courant d'entrée maximal pour l'état logique 1. Le courant d'entrée comprend également une plage de valeurs de coude. L'amplificateur est configuré pour générer une tension de sortie dont la plage se situe entre une première tension et une seconde tension. Le circuit limiteur non linéaire comprend une première source de courant, un premier transistor raccordé à des diodes, un second transistor raccordé à des diodes, et une seconde source de courant. Le premier transistor raccordé à des diodes (40) est prépolarisé de façon à générer une première tension de la base à l'émetteur lorsque le courant d'entrée est presque nul. Le premier transistor raccordé à des diodes est configuré pour commencer à limiter la plage de la tension de sortie (Vout) selon une valeur de coude choisie, légèrement supérieure au courant d'entrée minimal pour l'état logique 1, par modification de la première tension de la base à l'émetteur lorsque le courant d'entrée atteint la valeur de coude choisie du courant d'entrée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)