WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006118644) CIRCUITS LOGIQUES D'ACQUISITION DE SEUIL ET PROCEDES UTILISANT DES DETECTEURS DE CRETE INVERSEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/118644    N° de la demande internationale :    PCT/US2006/007115
Date de publication : 09.11.2006 Date de dépôt international : 28.02.2006
CIB :
H04L 25/06 (2006.01)
Déposants : FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, TX 78735 (US) (Tous Sauf US).
MIJUSKOVIC, Dejan [FR/US]; (US) (US Seulement).
JAMES, Frederick H. [GB/US]; (US) (US Seulement)
Inventeurs : MIJUSKOVIC, Dejan; (US).
JAMES, Frederick H.; (US)
Mandataire : KING, Robert L.; 7700 W. Parmer Lane, Md:pl02, Austin, Texas 78729 (US)
Données relatives à la priorité :
11/118,230 28.04.2005 US
Titre (EN) LOGIC THRESHOLD ACQUISITION CIRCUITS AND METHODS USING REVERSED PEAK DETECTORS
(FR) CIRCUITS LOGIQUES D'ACQUISITION DE SEUIL ET PROCEDES UTILISANT DES DETECTEURS DE CRETE INVERSEE
Abrégé : front page image
(EN)A circuit (400) is provided which generates a first output signal (VOP) and a second output signal (VON). The circuit includes a reference signal input (VREF)having a reference value, a first positioning circuit (300), and a second positioning circuit (320). The first positioning circuit generates the first output signal responsive to a first differential input signal (VOP) and the reference signal, and the second positioning circuit generates the second output signal (VON) responsive to a second differential input signal (VN)and the reference signal. In one implementation, the positioning circuits may be reversed peak detectors. A minimum value of the first output signal and a minimum value of the second output signal are positioned along a common axis at values greater than or equal to the reference value.
(FR)L'invention concerne un circuit (400) qui produit un premier signal de sortie (VOP) et un second signal de sortie (VON). Le circuit comprend une entrée de signal de référence (VREF) présentant une valeur de référence, un premier circuit de positionnement (300), et un second circuit de positionnement (320). Le premier circuit de positionnement (300) produit le premier signal de sortie en réaction à un premier signal d'entrée différentiel (VP) et au signal de référence, et le second circuit de positionnement produit le second signal de sortie (VON) en réaction à un second signal d'entrée différentiel (VN) et au signal de référence. Dans un mode de réalisation, les circuits de positionnement peuvent être des détecteurs de crête inversée. Une valeur minimale du premier signal de sortie et une valeur minimale du second signal de sortie sont placées le long d'un axe commun selon des valeurs supérieures ou égales à la valeur de référence.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)