WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006118098) DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION, MASQUE DE FABRICATION DE SEMI-CONDUCTEUR, ET PROCEDE DE TRAITEMENT DE PROXIMITE OPTIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/118098    N° de la demande internationale :    PCT/JP2006/308620
Date de publication : 09.11.2006 Date de dépôt international : 25.04.2006
CIB :
G03F 1/08 (2006.01), G06F 17/50 (2006.01), H01L 21/027 (2006.01), H01L 21/82 (2006.01)
Déposants : Renesas Technology Corp. [JP/JP]; 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1006334 (JP) (Tous Sauf US).
TAOKA, Hironobu [JP/JP]; (JP) (US Seulement).
ONO, Yusaku [JP/JP]; (JP) (US Seulement)
Inventeurs : TAOKA, Hironobu; (JP).
ONO, Yusaku; (JP)
Mandataire : YOSHIDA, Shigeaki; 10th floor, Sumitomo-seimei OBP Plaza Bldg. 4-70, Shiromi 1-chome Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Données relatives à la priorité :
2005-127798 26.04.2005 JP
Titre (EN) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, SEMICONDUCTOR MANUFACTURING MASK, AND OPTICAL PROXIMITY PROCESSING METHOD
(FR) DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION, MASQUE DE FABRICATION DE SEMI-CONDUCTEUR, ET PROCEDE DE TRAITEMENT DE PROXIMITE OPTIQUE
(JA) 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
Abrégé : front page image
(EN)A semiconductor device including a logic circuit having a reduced processing time and manufactured with a lowered production cost. A logic circuit forming region (114) has first regions (114b, 170) subjected to optical proximity correction with a predetermined accuracy and second regions (114a, 180) subjected to optical proximity correction with an accuracy lower than the predetermined accuracy. Especially, the first regions (114b, 170) have a gate line (172) for operation as a transistor, and the second regions (114a, 180) have a dummy layout (182) for non-operation as a transistor.
(FR)La présente invention concerne un dispositif à semi-conducteur comprenant un circuit logique ayant un temps de traitement réduit et fabriqué avec un coût de production abaissé. Une région de formation de circuit logique (114)) a des premières régions (114b, 170) soumises à une correction de proximité optique avec une précision prédéterminée et des deuxièmes régions (114a, 180) soumises à une correction de proximité optique avec une précision plus faible que la précision prédéterminée. En particulier, les premières régions (114b, 170) ont une ligne de porte (172) pour un fonctionnement comme un transistor, et les deuxièmes régions (114a, 180) ont une topologie factice (182) pour ne pas fonctionner comme un transistor.
(JA) 本発明は、ロジック回路を含む半導体装置に関し、処理時間を短縮し製造コストを低減することを目的とする。そして、上記目的を達成するために、ロジック回路の形成領域(114)は、所定の精度で光近接補正処理された第1領域(114b,170)と、所定の精度より低い精度で光近接補正処理された第2領域(114a,180)とを備える。特に第1領域(114b,170)は、トランジスタとして動作するゲート配線(172)を有し、第2領域(114a,180)は、トランジスタとして動作しないダミーレイアウト(182)を有する。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)