WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006117146) PILE DE TRANSACTIONS POUR DISPOSITIFS ELECTRONIQUES COMPRENANT UNE MEMOIRE NON VOLATILE A CYCLE D'ECRITURE LIMITE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/117146    N° de la demande internationale :    PCT/EP2006/003981
Date de publication : 09.11.2006 Date de dépôt international : 28.04.2006
CIB :
G06F 1/30 (2006.01), G06F 1/32 (2006.01), G06F 11/14 (2006.01), G06F 9/312 (2006.01), G06F 9/355 (2006.01)
Déposants : INCARD SA [CH/CH]; 39, Chemin du Champ des Filles, 1228 Plan-Les-Ouates, CH-1204 Geneve (CH) (Tous Sauf US).
CONCILIO, Mariano [IT/IT]; (IT) (US Seulement)
Inventeurs : CONCILIO, Mariano; (IT)
Mandataire : BOTTI, Mario; Botti & Ferrari S.r.l., Via Locatelli, 5, I-20124 Milano (IT)
Données relatives à la priorité :
05425277.0 29.04.2005 EP
Titre (EN) TRANSACTION STACK FOR ELECTRONIC DEVICES INCLUDING NON VOLATILE MEMORY WITH LIMITED AMOUNT OF WRITING CYCLE
(FR) PILE DE TRANSACTIONS POUR DISPOSITIFS ELECTRONIQUES COMPRENANT UNE MEMOIRE NON VOLATILE A CYCLE D'ECRITURE LIMITE
Abrégé : front page image
(EN)The invention relates to a transaction stack 2 for devices with limited writing cycle memory, said transaction stack 2 sliding inside a transaction buffer 1. Following any Commit Transaction or alternatively Begin Transaction the transaction stack 2 is reallocated inside the transaction buffer 1 and consequently some memory locations inside the transaction buffer 1 are released. The writing access to the non volatile area memory of the transaction buffer 1 are not concentrated in the first address, as in standard implementation of a transaction stack, but they are spread over all the locations of the transaction buffer 1.
(FR)L'invention concerne une pile de transactions (2) pour dispositifs comportant une mémoire à cycle d'écriture limité. La pile de transactions (2) se glisse dans un tampon de transactions (1), et, suite à une transaction de validation ou à la place d'une transaction de commencement, la pile de transactions (2) est réaffectée à l'intérieur dans le tampon de transactions (1), ce qui permet de libérer certains emplacements de mémoire du tampon de transactions (1). Les accès en écriture à la zone de mémoire non volatile du tampon de transactions (1) ne sont pas concentrés dans la première adresse, comme dans une application standard de pile de transactions, mais répartis sur tous les emplacements du tampon de transactions (1).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)