WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006116462) PROCEDE POUR RELIER DES ELEMENTS DE CIRCUITS A L'INTERIEUR D'UN CIRCUIT INTEGRE DESTINE A REDUIRE LES PERTURBATIONS ISOLEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/116462    N° de la demande internationale :    PCT/US2006/015739
Date de publication : 02.11.2006 Date de dépôt international : 26.04.2006
CIB :
H02H 9/00 (2006.01)
Déposants : BAE SYSTEMS INFORMATION AND ELECTRONIC SYSTEMS INTEGRATION INC. [US/US]; 65 Spit Brook Road, Nashua, New Hampshire 03060 (US) (Tous Sauf US).
HADDAD, Nadim [US/US]; (US) (US Seulement).
WOOD, Neil [US/US]; (US) (US Seulement).
BUMGARNER, Adam [US/US]; (US) (US Seulement).
NEIDERER, Wayne [US/US]; (US) (US Seulement).
RAMASWAMY, Shankarnarayana [US/US]; (US) (US Seulement).
DOYLE, Scott [US/US]; (US) (US Seulement).
HOANG, Tri [US/US]; (US) (US Seulement)
Inventeurs : HADDAD, Nadim; (US).
WOOD, Neil; (US).
BUMGARNER, Adam; (US).
NEIDERER, Wayne; (US).
RAMASWAMY, Shankarnarayana; (US).
DOYLE, Scott; (US).
HOANG, Tri; (US)
Mandataire : LONG, Daniel; BAE SYSTEMS INFORMATION AND ELECTRONIC, SYSTEMS INTEGRATION INC., 65 Spit Brook Road, Nashua, New Hampshire 03060 (US)
Données relatives à la priorité :
11/116,024 27.04.2005 US
Titre (EN) METHOD FOR CONNECTING CIRCUIT ELEMENTS WITHIN AN INTEGRATED CIRCUIT FOR REDUCING SINGLE-EVENT UPSETS
(FR) PROCEDE POUR RELIER DES ELEMENTS DE CIRCUITS A L'INTERIEUR D'UN CIRCUIT INTEGRE DESTINE A REDUIRE LES PERTURBATIONS ISOLEE
Abrégé : front page image
(EN)A method for connecting circuit elements within an integrated circuit for reducing single-event upsets is disclosed. The integrated circuit includes a first and second circuit elements that are substantially identical to each other. In order to reduce the single- event upsets to the first and second circuit elements, each of the first and second circuit elements is divided into a first sub-element and a second sub-element. The first sub-element of the first circuit element is connected to the second sub-element of the second circuit element. The second sub-element of the first circuit element is connected to the first sub- element of the second circuit element. As a result, the nodal spacings between the sub- elements within the first and second circuit elements are effectively increased without demanding additional real estate.
(FR)L'invention concerne un procédé destiné à connecter des éléments de circuit à l'intérieur d'un circuit intégré, ce qui permet la réduction des perturbations isolées. Ledit circuit intégré comprend un premier et un second élément de circuit sensiblement identiques l'un à l'autre. L'objectif de l'invention est de réduire les perturbations dans lesdits éléments de circuits, chacun étant divisé en un premier et un second sous-élément. Le premier sous-élément du premier élément de circuit est relié au second sous-élément du second élément de circuit. Le second sous-élément du premier élément de circuit est relié au premier sous-élément du second élément de circuit. A cet effet, les espacements nodaux situés entre les sous-éléments à l'intérieur du premier et du second élément de circuit sont améliorés sans ajout de surface occupée.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)