Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2006113061 - CELLULE-SOI 6T-SRAM DE SUBSTRAT HYBRIDE POUR UNE STABILITE ET UNE PERFORMANCE DE CELLULE AMELIOREE

Lien permanent
Numéro de publication WO/2006/113061
Date de publication 26.10.2006
N° de la demande internationale PCT/US2006/011167
Date du dépôt international 27.03.2006
Demande présentée en vertu du Chapitre 2 26.04.2007
CIB
H01L 29/94 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
86commandés uniquement par la variation du courant électrique fourni, ou uniquement par la tension électrique appliquée, à l'une ou plusieurs des électrodes transportant le courant à redresser, amplifier, faire osciller, ou commuter
92Condensateurs avec barrière de potentiel ou barrière de surface
94Dispositifs à métal-isolant-semi-conducteur, p.ex. MOS
CPC
G11C 11/412
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
41forming ; static; cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
412using field-effect transistors only
H01L 21/84
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
84the substrate being other than a semiconductor body, e.g. being an insulating body
H01L 27/11
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
11Static random access memory structures
H01L 27/1104
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
11Static random access memory structures
1104the load element being a MOSFET transistor
H01L 27/1203
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1203the substrate comprising an insulating body on a semiconductor body, e.g. SOI
H01L 27/1207
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1203the substrate comprising an insulating body on a semiconductor body, e.g. SOI
1207combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Déposants
  • INTERNATIONAL BUSINESS MACHINES CORPORATION [US]/[US] (AllExceptUS)
  • CHANG, Leland [US]/[US] (UsOnly)
  • NARASIMHA, Shreesh [US]/[US] (UsOnly)
  • ROHRER, Norman, J [US]/[US] (UsOnly)
  • SLEIGHT, Jeffrey, W [US]/[US] (UsOnly)
Inventeurs
  • CHANG, Leland
  • NARASIMHA, Shreesh
  • ROHRER, Norman, J
  • SLEIGHT, Jeffrey, W
Mandataires
  • GROLZ, Edward, W.
Données relatives à la priorité
11/108,01215.04.2005US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) A HYBRID BULK-SOI 6T-SRAM CELL FOR IMPROVED CELL STABILITY AND PERFORMANCE
(FR) CELLULE-SOI 6T-SRAM DE SUBSTRAT HYBRIDE POUR UNE STABILITE ET UNE PERFORMANCE DE CELLULE AMELIOREE
front page image
Abrégé
(EN)
The present invention provides a 6T-SRAM semiconductintg structure including a substrate having an SOI region and a bulk-Si region, wherein the SOI region and the bulk-Si region have a same or differing crystallographic orientation; an isolation region separating the SOI region from the bulk Si-region; and at least one first device located in the SOI region and at least one second device located in the bulk-Si region. The SOI region has a silicon layer atop an insulating layer. The bulk-Si region further comprises a well region underlying the second device and a contact to the well region, wherein the contact stabilizes floating body effects. The well contact is also used to control the threshold voltages of the FETs in the bulk-Si region to optimized the power and performance of the SRAM cell built from the combination of the SOI and bulk-Si region FETs.
(FR)
La présente invention concerne une structure semiconductrice 6T-SRAM comprenant un substrat possédant une région SOI et une région Si de substrat, la région SOI et la région Si de substrat possédant une orientation cristallographique semblable ou différente, une région d'isolation séparant la région SOI de la région Si de substrat, au moins un premier dispositif situé dans la région SOI et au moins un second dispositif situé dans la région Si de substrat. La région SOI possède une couche de silicium au-dessus d'une couche isolante. La région Si de substrat comprend aussi une région de puits en dessous du second dispositif et un contact avec la région de puits, ce contact stabilisant les effets de corps flottant. Le contact de puits est également utilisé pour commander les tensions de seuil de transistors FET dans la région Si de substrat de façon à optimiser la puissance et les performances de la cellule SRAM construite à partir d'une combinaison de transistors FET de région Si de substrat et de région SOI.
Également publié en tant que
CN101160667
EP1875516
JP2008536334
US11108012
Dernières données bibliographiques dont dispose le Bureau international
# -