WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006055822) PROCEDE ET SYSTEME D'AMELIORATION DE RETICULE TENANT COMPTE DE LA TOPOGRAPHIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/055822    N° de la demande internationale :    PCT/US2005/041923
Date de publication : 26.05.2006 Date de dépôt international : 18.11.2005
CIB :
G06F 17/50 (2006.01)
Déposants : BLAZE-DFM, INC. [US/US]; 1275 Orleans Drive, Sunnyvale, CA 94089 (US) (Tous Sauf US).
GUPTA, Puneet [IN/US]; (US) (US Seulement).
KAHNG, Andrew [US/US]; (US) (US Seulement)
Inventeurs : GUPTA, Puneet; (US).
KAHNG, Andrew; (US)
Mandataire : EDELMAN, Lawrence; The Law Office of Lawrence Edelman, 130 San Aleso Avenue, San Francisco, CA 94127 (US)
Données relatives à la priorité :
60/630,072 22.11.2004 US
11/267,686 04.11.2005 US
Titre (EN) METHOD AND SYSTEM FOR TOPOGRAPHY-AWARE RETICLE ENHANCEMENT
(FR) PROCEDE ET SYSTEME D'AMELIORATION DE RETICULE TENANT COMPTE DE LA TOPOGRAPHIE
Abrégé : front page image
(EN)The present invention provides a method and system for improving reticle enhancement calculations during manufacture of an integrated circuit (IC) (308). The reticle enhancement calculations (308) are improved by incorporating post-planarization topography estimates (316). A planarization process of a wafer layer (312) is simulated to estimate the post- planarization topography. RET calculations (308), such as sub-resolution assist feature insertion, optical proximity corrections and phase shifting are then performed based on the post- planarization topography of the wafer layer (306).
(FR)La présente invention concerne un procédé est un système permettant d'affiner les calculs d'amélioration de réticule lors de la production d'un circuit intégré (CI). Ce procédé permet d'affiner les calculs d'amélioration de réticule par l'incorporation d'estimations de la topographie après planarisation. L'estimation de la topographie après la planarisation est réalisée au moyen d'une simulation du processus de planarisation de la couche d'une plaquette. Les calculs associés aux techniques d'amélioration de réticule, tels que l'insertion d'un élément d'aide de sous-résolution, la correction de la proximité optique, et le déphasage, sont ensuite effectués en fonction de la topographie après planarisation de la couche de la plaquette.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)