WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006053832) DISPOSITIF ET PROCEDE POUR FABRIQUER UN PAQUET A L’ECHELLE D’UNE TRANCHE SOI DOUBLE FACE AVEC DES CONNEXIONS PAR TROU DE LIAISON CONTINU
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/053832    N° de la demande internationale :    PCT/EP2005/055734
Date de publication : 26.05.2006 Date de dépôt international : 03.11.2005
CIB :
H01L 23/48 (2006.01), H01L 25/065 (2006.01), H01L 25/18 (2006.01), H01L 21/768 (2006.01), H01L 29/06 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (Tous Sauf US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41 North Harbour, Portsmouth Hampshire PO6 3AU (GB) (MG only).
CHEN, Howard, Hao [US/US]; (US) (US Seulement).
HSU, Louis, Lu-Chen [US/US]; (US) (US Seulement)
Inventeurs : CHEN, Howard, Hao; (US).
HSU, Louis, Lu-Chen; (US)
Mandataire : LING, Christopher, John; IBM United Kingdom Limited, Intellectual Property Law, Hursley Park, Winchester Hampshire SO21 2JN (GB)
Données relatives à la priorité :
10/990,252 16.11.2004 US
Titre (EN) DEVICE AND METHOD FOR FABRICATING DOUBLE-SIDED SOI WAFER SCALE PACKAGE WITH THROUGH VIA CONNECTIONS
(FR) DISPOSITIF ET PROCEDE POUR FABRIQUER UN PAQUET A L’ECHELLE D’UNE TRANCHE SOI DOUBLE FACE AVEC DES CONNEXIONS PAR TROU DE LIAISON CONTINU
Abrégé : front page image
(EN)A semiconductor package includes an SOI wafer having a first side including an integrated circuit system, and a second side, opposite the first side, forming at least one cavity. At least one chip or component is placed in the cavity. A through buried oxide via connects the chip(s) to the integrated circuit system.
(FR)Paquet semi-conducteur comprenant une tranche SOI ayant un premier côté comprenant un système de circuit intégré, et un second côté, opposé au premier côté, formant au moins une cavité. Au moins une puce ou un composant est placé(e) dans la cavité. Un trou de liaison continu à oxyde enterré connecte la ou les puces au système de circuit intégré.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)