WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006053258) PROCEDE POUR AMELIORER LES PERFORMANCES D'UN TRANSISTOR CMOS PAR L'INDUCTION DE CONTRAINTE DANS LA PORTE ET LE CANAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/053258    N° de la demande internationale :    PCT/US2005/041051
Date de publication : 18.05.2006 Date de dépôt international : 10.11.2005
CIB :
H01L 21/8238 (2006.01), H01L 21/336 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, NY 10504 (US) (Tous Sauf US).
YANG, Haining, S. [US/US]; (US) (US Seulement)
Inventeurs : YANG, Haining, S.; (US)
Mandataire : CAPELLA, Steven; IBM Corporation, 2070 Route 52, Bldg. 321, Zip 482, Hopewell Junction, NY 12533 (US)
Données relatives à la priorité :
10/904,461 11.11.2004 US
Titre (EN) METHOD TO ENHANCE CMOS TRANSISTOR PERFORMANCE BY INDUCING STRAIN IN THE GATE AND CHANNEL
(FR) PROCEDE POUR AMELIORER LES PERFORMANCES D'UN TRANSISTOR CMOS PAR L'INDUCTION DE CONTRAINTE DANS LA PORTE ET LE CANAL
Abrégé : front page image
(EN)A method of manufacturing complementary metal oxide semiconductor transistors forms different types of transistors such as N-type metal oxide semiconductor (NMOS) transistors and P-type metal oxide semiconductor (PMOS) transistors (first and second type transistors) on a substrate (12). The method forms an optional oxide layer (52) on the NMOS transistors and the PMOS transistors and then covers the NMOS transistors and the PMOS transistors with a hard material (50) such as a silicon nitride layer. Following this, the method patterns portions of the hard material layer (50), such that the hard material layer remains only over the NMOS transistors. Next, the method heats (178, 204) the NMOS transistors and then removes the remaining portions of the hard material layer (50). By creating compressive stress in the gates (22) and tensile stress (70) in the channel regions of the NMOS transistors (NFETs), without creating stress in the gates (20) or channel regions of the PMOS transistors (PFETs), the method improves performance of the NFETs without degrading performance of the PFETs.
(FR)L'invention concerne un procédé de fabrication de transistors semi-conducteurs à oxyde de métaux complémentaires; il permet de former de différents types de transistors tels que des transistors semi-conducteurs à oxydes de métaux à canal N (NMOS) et des transistors semi-conducteurs à oxydes de métaux à canal P (PMOS) (transistors de premier et de second type) sur un substrat (12). Le procédé permet de former une éventuelle couche d'oxyde (52) sur les transistors NMOS et les transistors PMOS et de recouvrir les transistors NMOS et PMOS avec un matériau dur (50) tel qu'une couche de nitrure de silicium. Selon ce procédé, on forme des motifs sur une couche de matériau dur (50), de manière à ce que la couche de matériau dur ne réside que par-dessus les transistors NMOS. Le procédé consiste ensuite à chauffer (178, 204) les transistors NMOS puis à enlever les parties résiduelles de la couche de matériau dur (50). Selon ce procédé, la création d'une contrainte de compression dans les portes (22) et de l'effort de traction (70) dans les régions de canal des transistors NMOS (des NFET), sans créer de contrainte dans les régions portes (20) ou canaux des transistors PMOS (des PFET), permet d'améliorer les performances des NFET sans affecter négativement les performances des PFET.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)