WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006052738) PROCEDE ET PROCESSUS DE CONCEPTION DE CIRCUITS INTEGRES UTILISANT DES MOTIFS GEOMETRIQUES REGULIERS POUR OBTENIR DES CARACTERISTIQUES DE COMPOSANTS GEOMETRIQUEMENT COHERENTES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/052738    N° de la demande internationale :    PCT/US2005/039980
Date de publication : 18.05.2006 Date de dépôt international : 04.11.2005
CIB :
G06F 17/50 (2006.01)
Déposants : FABBRIX, INC. [US/US]; 165 University Avenue, Suite 200, Palo Alto, CA 94304 (US) (Tous Sauf US).
PILEGGI, Larry [US/US]; (US) (US Seulement).
STROJWAS, Andrzej [US/US]; (US) (US Seulement).
LANZA, Lucio [IT/US]; (US) (US Seulement)
Inventeurs : PILEGGI, Larry; (US).
STROJWAS, Andrzej; (US).
LANZA, Lucio; (US)
Mandataire : JAKOPIN, David, A.; Pillsbury Winthrop Shaw Pittman LLP, P.O. Box 10500, McClean, VA 22102 (US)
Données relatives à la priorité :
60/625,342 04.11.2004 US
Titre (EN) A METHOD AND PROCESS FOR DESIGN OF INTEGRATED CIRCUITS USING REGULAR GEOMETRY PATTERNS TO OBTAIN GEOMETRICALLY CONSISTENT COMPONENT FEATURES
(FR) PROCEDE ET PROCESSUS DE CONCEPTION DE CIRCUITS INTEGRES UTILISANT DES MOTIFS GEOMETRIQUES REGULIERS POUR OBTENIR DES CARACTERISTIQUES DE COMPOSANTS GEOMETRIQUEMENT COHERENTES
Abrégé : front page image
(EN)The invention provides a method and process for designing an integrated circuit based on using the results from both 1) a specific set of silicon test structure characterizations and 2) the decomposition of logic into combinations of simple logic primitives, from which a set of logic bricks are derived that can be assembled for a manufacturable-by-construction design. This implementation of logic is compatible with the lithography settings that are used for implementation of the memory blocks and other components on the integrated circuit, particularly by implementing geometrically consistent component features. The invention provides the ability to recompile a design comprised of logic and memory blocks onto a new geometry fabric to implement a set of technology-specific design changes, without requiring a complete redesign of the entire integrated circuit.
(FR)Cette invention porte sur un procédé et un processus de conception d'un circuit intégré reposant sur l'utilisation des résultats obtenus à la fois 1) d'un ensemble spécifique de caractérisations de structures d'essai de silicium et 2) de la décomposition de logique en combinaisons de primitives logiques simples, à partir desquels un ensemble de briques logiques est dérivé qui peut être assemblé pour une conception manufacturable par construction. Cette mise en oeuvre de logique est compatible avec les paramètres de lithographie qui sont utilisés pour la mise en oeuvre des blocs mémoires et d'autres composants sur le circuit intégré, en particulier par la mise en oeuvre de caractéristiques de composants géométriquement cohérentes. Cette invention offre la possibilité de recompiler une structure composée d'une logique et de blocs mémoires sur un nouveau tissu géométrique pour mettre en oeuvre un ensemble de modifications de conception spécifique d'une technologie sans recourir à une reconception complète de l'ensemble du circuit intégré.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)