WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006051821) SUBSTRAT MULTICOUCHE CÉRAMIQUE ET PROCÉDÉ DE FABRICATION IDOINE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/051821    N° de la demande internationale :    PCT/JP2005/020550
Date de publication : 18.05.2006 Date de dépôt international : 09.11.2005
CIB :
H05K 3/46 (2006.01)
Déposants : MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome Nagaokakyo-shi, Kyoto 617-8555 (JP) (Tous Sauf US).
CHIKAGAWA, Osamu [JP/JP]; (JP) (US Seulement).
IKEDA, Tetsuya [JP/JP]; (JP) (US Seulement).
TSUKIZAWA, Takayuki [JP/JP]; (JP) (US Seulement)
Inventeurs : CHIKAGAWA, Osamu; (JP).
IKEDA, Tetsuya; (JP).
TSUKIZAWA, Takayuki; (JP)
Mandataire : NISHIZAWA, Hitoshi; 5th Floor, Daido Seimei Minami-kan 1-2-11, Edobori Nishi-ku, Osaka-shi Osaka 550-0002 (JP)
Données relatives à la priorité :
2004-326960 10.11.2004 JP
Titre (EN) CERAMIC MULTILAYER SUBSTRATE AND PRODUCTION METHOD THEREFOR
(FR) SUBSTRAT MULTICOUCHE CÉRAMIQUE ET PROCÉDÉ DE FABRICATION IDOINE
(JA) セラミック多層基板およびその製造方法
Abrégé : front page image
(EN)A ceramic multilayer substrate having a large bonding strength between a terminal electrode and a ceramic laminate and capable of limiting or preventing damage and fall-off even when a mounting substrate is deflected, and a production method therefore. A terminal electrode (11) is provided with a stud conductor (5) and a connection conductor (4) consisting of via hole conductors (1-3), a construction is provided such that almost entire areas formed by conductors formed on a first main surface (10a) and having smaller plane areas are included in areas formed on the first main surface by conductors, out of the via hole conductors and the stud conductor, formed on the first main surface and having larger plane areas, and a constricted area (second via hole conductor (2)) that is a small area portion smaller in plane area than a first main surface-side area (first via hole conductor (1)) and an inner layer-side area (third via hole conductor (3)) is disposed in the connection conductor or at the boundary between the stud conductor and the connection conductor when viewed from the first main surface side of the ceramic laminate toward the inner layer side of the ceramic laminate.
(FR)L’invention concerne un substrat multicouche céramique ayant une force d’adhérence élevée entre une électrode à borne et un stratifié de céramique et capable de limiter ou d’empêcher tout dégât et séparation même en cas de déviation d‘un substrat de montage, et un procédé de fabrication idoine. Une électrode à borne (11) est munie d’un conducteur à crampon (5) et d’un conducteur à connexion (4) consistant en conducteurs à trou traversant (1-3), une construction permet d’englober pratiquement l’intégralité de zones formées par des conducteurs sur une première surface principale (10a) et à surface plane réduite, dans des zones formées sur la première surface principale par des conducteurs, parmi les conducteurs à trou traversant et le conducteur à crampon, constitués sur la première surface principale et à surface plane plus importante, et une zone restreinte (second conducteur à trou traversant (2)) à surface plane plus petite que celle d’une zone du côté de la première surface principale (premier conducteur à trou traversant (1)) et une zone du côté de la couche interne (troisième conducteur à trou traversant (3)) est disposée dans le conducteur à connexion ou bien au niveau de l’interface entre le conducteur à crampon et le conducteur à connexion, lorsque l’on regarde du côté de la première surface principale du stratifié de céramique vers le côté couche interne du stratifié de céramique.
(JA) 端子電極とセラミック積層体との結合強度が大きく、実装基板に撓みが生じた場合にも破損や脱落などを抑制、防止することが可能なセラミック多層基板およびその製造方法を提供する。  端子電極11が、スタッド導体5と、ビアホール導体1~3からなる接続導体4とを備え、ビアホール導体とスタッド導体のうち、第1主面10a上の平面面積の大きい方の導体により第1主面に形成される領域内に、第1主面上の平面面積が小さい方の導体により形成される領域の略全体が含まれるように構成されており、かつ、接続導体、または、スタッド導体と接続導体の境界部に、セラミック積層体の第1主面側からセラミック積層体の内層側に向かってみた場合に、第1主面側領域(第1ビアホール導体1)と内層側領域(第3ビアホール導体3)よりも平面面積の小さい小面積部分であるくびれ領域(第2ビアホール導体2)が配設されている。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)