WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006051666) MATERIEL ET PROCEDE D'ESSAI DE MEMOIRE A SEMI-CONDUCTEURS AVEC BLOCS MULTIPLES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/051666    N° de la demande internationale :    PCT/JP2005/018846
Date de publication : 18.05.2006 Date de dépôt international : 13.10.2005
CIB :
G11C 29/10 (2006.01), G11C 29/56 (2006.01), G11C 16/02 (2006.01), G01R 31/28 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
HASEGAWA, Takashi [JP/JP]; (JP) (US Seulement).
WATANABE, Naoyoshi [JP/JP]; (JP) (US Seulement)
Inventeurs : HASEGAWA, Takashi; (JP).
WATANABE, Naoyoshi; (JP)
Mandataire : RYUKA, Akihiro; 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 163-1105 (JP)
Données relatives à la priorité :
2004-331219 15.11.2004 JP
Titre (EN) TEST EQUIPMENT AND TEST METHOD OF SEMICONDUCTOR MEMORY HAVING A PLURALITY OF BANKS
(FR) MATERIEL ET PROCEDE D'ESSAI DE MEMOIRE A SEMI-CONDUCTEURS AVEC BLOCS MULTIPLES
(JA) 複数のバンクを有する半導体メモリの試験装置及び試験方法
Abrégé : front page image
(EN)Test equipment comprising a pattern generator generating a plurality of addresses indicating the plurality of memory areas of a memory being tested, and a plurality of pieces of test pattern data being written in the plurality of memory areas, a section for storing information indicative of failed memory areas among the plurality of memory areas, a section generating a signal for inhibiting writing of test pattern data into the memory being tested when a predetermined address generated from the pattern generator indicates a failed memory area, and a section generating a forced write enable signal for releasing inhibition of writing the test pattern data into the memory being tested upon ending generation of the test pattern data being fed to a memory area indicated by the predetermined address.
(FR)L'invention concerne le matériel d'essai qui comprend un générateur de séquence qui crée une pluralité d'adresses indiquant des zones mémoire multiples d'une mémoire à l'essai et une pluralité de données de séquence d'essai écrites dans ces zones, un module pour stocker des données indiquant des zones mémoire défaillantes parmi la pluralité de zones mémoire, un module produisant un signal pour inhiber l'écriture de données de séquence d'essai dans la mémoire lorsqu'une adresse prédéterminée créée par le générateur de séquence indique une zone mémoire défaillante et un module générant un signal d'autorisation d'écriture forcée pour lever l'inhibition de l'écriture de données de séquence d'essai dans la mémoire au terme de la génération de données de séquence d'essai alimentant une zone mémoire indiquée par l'adresse prédéterminée.
(JA) 本発明の試験装置は、被試験メモリが有する複数の記憶領域を示す複数のアドレス、及び複数の記憶領域に書き込む複数の試験パターンデータを発生するパターン発生器と、複数の記憶領域のうちの不良の記憶領域を示す情報を格納する不良記憶領域格納部と、パターン発生器が発生した所定のアドレスが不良の記憶領域を示す場合に、被試験メモリへの試験パターンデータの書き込みを禁止する書込禁止信号発生部と、所定のアドレスが示す記憶領域に供給すべき試験パターンデータの発生が終了すると、被試験メモリへの試験パターンデータの書き込みの禁止を解除する書込強制有効信号発生部とを備える。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)