WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006051639) DISPOSITIF MEMOIRE A SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/051639    N° de la demande internationale :    PCT/JP2005/015354
Date de publication : 18.05.2006 Date de dépôt international : 24.08.2005
CIB :
G06F 21/24 (2006.01), G11C 16/02 (2006.01), G06K 19/073 (2006.01)
Déposants : YAMAGUCHI, Ikuo [JP/JP]; (JP).
UMEZU, Ryuji [JP/JP]; (JP)
Inventeurs : YAMAGUCHI, Ikuo; (JP).
UMEZU, Ryuji; (JP)
Mandataire : YOSHIDA, Shigeaki; 10th floor, Sumitomo-seimei OBP Plaza Bldg. 4-70 Shiromi 1-chome Chuo-ku, Osaka-shi Osaka 5400001 (JP)
Données relatives à la priorité :
2004-330570 15.11.2004 JP
Titre (EN) SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF MEMOIRE A SEMI-CONDUCTEUR
(JA) 半導体メモリ装置
Abrégé : front page image
(EN)A semiconductor memory (10) comprising a memory control section (13) and a memory core section (11). A command judging circuit (132) in the memory control section (13) alters operation mode of the semiconductor memory (10) depending on a command transmitted from the control section of an information processor. In first mode, decoding is performed at a command decoding circuit (131) and data outputted from the memory core section (11) is not scrambled. In second mode, decoding is not performed at the command decoding circuit (131) and command outputted from the memory core section (11) is scrambled.
(FR)Dispositif mémoire à semi-conducteur (10) comprenant une section de contrôle de mémoire (13) et une section principale de mémoire (11). Un circuit de jugement de commande (132) de la section de contrôle de mémoire (13) modifie le mode de fonctionnement de la mémoire à semi-conducteur (10) en fonction d'une commande émise par la section de contrôle d'un processeur d'informations. Dans un premier mode, le décodage est effectué par un circuit de décodage de commande (131) et les données fournies par la section principale de mémoire (11) ne sont pas brouillées. Dans un deuxième mode, le décodage n'est pas effectué par le circuit de décodage de commande (131) et les données fournies par la section principale de mémoire (11) sont brouillées.
(JA) 半導体メモリ10は、メモリ制御部13とメモリコア部11とを備える。メモリ制御部13の備えるコマンド判定回路132は、情報処理装置の制御部から送信されたコマンドに応じて半導体メモリ10の動作モードを変更する。第1モードでは、コマンド復号回路131において復号処理が行われ、メモリコア部11から出力されるデータはスクランブルされない。第2モードでは、コマンド復号回路131において復号処理は行われず、メモリコア部11から出力されるコマンドはスクランブルされる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)