WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006050289) PROCEDE ET DISPOSITIF DE CHARGEMENT DE DONNEES DANS UN CACHE DE PROCESSEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/050289    N° de la demande internationale :    PCT/US2005/039322
Date de publication : 11.05.2006 Date de dépôt international : 27.10.2005
CIB :
G06F 12/08 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (Tous Sauf US).
EDIRISOORIYA, Samantha [LK/US]; (US) (US Seulement)
Inventeurs : EDIRISOORIYA, Samantha; (US)
Mandataire : VINCENT, Lester; BLAKELY SOKOLOFF TAYLOR & ZAFMAN, 12400 WILSHIRE BOULEVARD, 7th Floor, Los Angeles, California 950025 (US)
Données relatives à la priorité :
10/977,830 28.10.2004 US
Titre (EN) METHOD AND APPARATUS FOR PUSHING DATA INTO A PROCESSOR CACHE
(FR) PROCEDE ET DISPOSITIF DE CHARGEMENT DE DONNEES DANS UN CACHE DE PROCESSEUR
Abrégé : front page image
(EN)An arrangement is provided for using a centralized pushing mechanism to actively push data into a processor cache in a computing system with at least one processor. Each processor may comprise one or more processing units, each of which may be associated with a cache. The centralized pushing mechanism may predict data requests of each processing unit in the computing system based on each processing unit’s memory access pattern. Data predicted to be requested by a processing unit may be moved from a memory to the centralized pushing mechanism which then sends the data to the requesting processing unit. A cache coherency protocol in the computing system may help maintain the coherency among all caches in the system when the data is placed into a cache of the requesting processing unit.
(FR)L'invention concerne un système destiné à employer un mécanisme de chargement centralisé afin de charger activement des données dans un cache de processeur au sein d'un système informatique comportant au moins un processeur. Chaque processeur peut comporter une ou plusieurs unités de traitement, chacune pouvant être associée à un cache. Le mécanisme de chargement centralisé peut prévoir des requêtes de données pour chaque unité de traitement du système informatique sur la base du modèle d'accès de mémoire de chaque unité de traitement. Des données pouvant faire l'objet d'une requête par une unité de traitement peuvent être déplacées d'une mémoire vers le mécanisme de chargement centralisé envoyant alors les données à l'unité de traitement effectuant une requête. Un protocole de cohérence de cache du système informatique peut servir à maintenir la cohérence au sein de tous les caches du système lorsque les données sont chargées dans un cache de l'unité de traitement effectuant une requête.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)