WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006049848) PROCEDE DE REALISATION DE TRANCHEE D'ISOLATION AVEC FORMATION INTERCALAIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/049848    N° de la demande internationale :    PCT/US2005/037096
Date de publication : 11.05.2006 Date de dépôt international : 12.10.2005
CIB :
H01L 21/762 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US) (Tous Sauf US).
DAKSHINA-MURTHY, Srikanteswara [IN/US]; (US) (US Seulement).
BONSER, Douglas [CA/US]; (US) (US Seulement).
KELLING, Mark, C. [US/US]; (US) (US Seulement).
NOMURA, Asuka [US/US]; (US) (US Seulement)
Inventeurs : DAKSHINA-MURTHY, Srikanteswara; (US).
BONSER, Douglas; (US).
KELLING, Mark, C.; (US).
NOMURA, Asuka; (US)
Mandataire : DRAKE, Paul, S.; Advanced Micro Devices, Inc., 5204 East Ben White Boulevard, Mail Stop 562, Austin, TX 78741 (US)
Données relatives à la priorité :
10/976,869 01.11.2004 US
Titre (EN) METHOD OF FORMING ISOLATION TRENCH WITH SPACER FORMATION
(FR) PROCEDE DE REALISATION DE TRANCHEE D'ISOLATION AVEC FORMATION INTERCALAIRE
Abrégé : front page image
(EN)A strained silicon semiconductor arrangement with a shallow trench isolation (STI) structure has a strained silicon (Si) layer (52) formed on a silicon germanium (SiGe) layer (50). A trench (58) extends through the Si layer (52) into the SiGe layer (50), and sidewall spacers (62) are employed that cover the entirety of the sidewalls within the trench in the SiGe layer (50). Following STI fill, polish and nitride stripping process steps, further processing can be performed without concern of the SiGe layer (50) being exposed to a silicide formation process.
(FR)La présente invention concerne un dispositif de semi-conducteur au silicium contraint comportant une structure d'isolation en tranchée peu profonde, avec une couche (52) de silicium contraint (SI) formée sur une couche (50) de silicium et germanium (SiGe). Une tranchée (58) traversant la couche de silicium (52) aboutit dans la couche de SiGe (50), des intercalaires de parois latérales (62) servant à couvrir la totalité des parois latérales à l'intérieur de la tranchée ménagée dans la couche de SiGe (50). Après les opérations de comblement de l'isolation en tranchée peu profonde, de polissage, et de désorption des nitrure, il est possible de poursuivre le travail sans s'inquiéter d'une éventuelle exposition à siliciurisation de la couche de SiGe (50).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)