WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006048828) CIRCUIT DE TRAITEMENT DE DONNEES PROGRAMMABLE ACCEPTANT UNE INSTRUCTION SIMD
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/048828    N° de la demande internationale :    PCT/IB2005/053575
Date de publication : 11.05.2006 Date de dépôt international : 02.11.2005
CIB :
G06F 9/302 (2006.01), G06F 9/30 (2006.01), G06F 9/318 (2006.01), G06F 9/38 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
VAN WEL, Antonius, A., M. [NL/NL]; (GB) (US Seulement)
Inventeurs : VAN WEL, Antonius, A., M.; (GB)
Mandataire : WHITE, Andrew, G.; c/o Philips Intellectual Property, & Standards, Cross Oak Lane, Redhill Surrey RH1 5HA (GB)
Données relatives à la priorité :
04105471.9 03.11.2004 EP
Titre (EN) PROGRAMMABLE DATA PROCESSING CIRCUIT THAT SUPPORTS SIMD INSTRUCTION
(FR) CIRCUIT DE TRAITEMENT DE DONNEES PROGRAMMABLE ACCEPTANT UNE INSTRUCTION SIMD
Abrégé : front page image
(EN)A data processing circuit contains an instruction execution circuit (12b) that has an instruction set that comprises a SIMD instruction. The instruction execution circuit comprises a plurality of arithmetic circuits (26a-d), arranged to perform N respective identical operations in parallel in response to the SIMD instruction. The SIMD instruction defines selects a first one and a second one of the registers. The SIMD instruction defines a first and second series of N respective SIMD instruction operands of the SIMD instruction from the addressed registers. Each arithmetic circuit (26a,b) receives a respective first operand and a respective second operand from the first and second series respectively, when executing the SIMD instruction. The instruction execution circuit (12b) is arranged for selecting the first and second series so that they partially overlap. Preferably, the position of the operands of at least one the series is under program control, preferably under control of operand data. Preferably the program control selects the start of a series with respect to the start of the first register, the series running on into the second register if the series does not start at the start of the first register.
(FR)Un circuit de traitement de données contient un circuit (12b) d'exécution d'instructions dans lequel se trouve un ensemble d'instructions qui comprend une instruction SIMD. Le circuit d'exécution d'instructions comprend une pluralité de circuits arithmétiques de calcul (26a-d), prévus pour effectuer N opérations identiques respectives en parallèle en réponse à l'instruction SIMD. L'instruction SIMD sélectionne un premier registre et une deuxième registre parmi les multiples registres. L'instruction SIMD définit des première et deuxième séries de N opérandes d'instruction SIMD respectifs de l'instruction SIMD à partir des registres adressés. Chaque circuit arithmétique de calcul (26a,b) reçoit un premier opérande respectif et un deuxième opérande respectif provenant respectivement des première et deuxième séries, lors de l'exécution de l'instruction SIMD. Le circuit (12b) d'exécution des instructions est prévu pour sélectionner les première et deuxième séries de sorte qu'elles se recoupent partiellement. De préférence, la position des opérandes d'au moins une série est commandée par le programme et de préférence par des données d'opérande. De préférence, la commande de programme sélectionne le début d'une série par rapport au début du premier registre, la série se poursuivant dans le deuxième registre si la série ne commence pas au début du premier registre.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)