WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006046801) SYSTEME MULTIPUCE ET PROCEDE DE TRANSFERT DE DONNEES ASSOCIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/046801    N° de la demande internationale :    PCT/KR2005/002416
Date de publication : 04.05.2006 Date de dépôt international : 26.07.2005
CIB :
G06F 13/00 (2006.01)
Déposants : SAMSUNG ELECTRONICS CO., LTD. [KR/KR]; 416, Maetan-dong, Yeongtong-gu, Suwon-si 443-742 (KR) (Tous Sauf US).
JO, Seong-Kue [KR/KR]; (KR) (US Seulement)
Inventeurs : JO, Seong-Kue; (KR)
Mandataire : KWON, Hyuk-Soo; 3rd Fl., 827-25, Yeoksam-dong, Kangnam-ku, Seoul 135-080 (KR)
Données relatives à la priorité :
10-2004-0087265 29.10.2004 KR
Titre (EN) MULTICHIP SYSTEM AND METHOD OF TRANSFERRING DATA THEREIN
(FR) SYSTEME MULTIPUCE ET PROCEDE DE TRANSFERT DE DONNEES ASSOCIE
Abrégé : front page image
(EN)Disclosed is a multichip system and method of transferring data between memory chips in direct. The multichip system includes first and second memory chips, and a host system to control operations of the first and second memory chips. The first memory chip controls the second memory chip to transfer data to the second memory chip in response to local transfer information provided from the host system. The first memory chip controls the host system not to access the first and second memory chips while conducting a local transfer operation. According to the invention, since the data is able to be directly transferred between the memory chips without the host system, it enhances the efficiency of the multichip system and improves a data transfer speed.
(FR)L'invention concerne un système multipuce et un procédé de transfert de données entre des puces de mémoire en direct. Ce système multipuce comprend des première et seconde puces de mémoire et un système hôte permettant de commander des opérations des première et seconde puces de mémoire. La première puce de mémoire permet de commander la seconde puce de mémoire de manière à transférer des données à la seconde puce de mémoire en réponse à des informations de transfert local fournies à partir du système hôte. La première puce de mémoire permet de commander le système hôte afin qu'il ne puisse pas accéder aux première et seconde puces de mémoire, tandis qu'est réalisée une opération de transfert local. Selon cette invention, comme les données peuvent être directement transférées entre les puces de mémoire sans le système hôte, l'efficacité du système multipuce est améliorée, ainsi que la vitesse de transfert des données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)