WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006046272) DISPOSITIF D'ACCES A LA MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/046272    N° de la demande internationale :    PCT/JP2004/014722
Date de publication : 04.05.2006 Date de dépôt international : 06.10.2004
CIB :
G06F 12/00 (2006.01)
Déposants : MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP) (Tous Sauf US).
ONISHI, Takayuki [JP/JP]; (JP) (US Seulement)
Inventeurs : ONISHI, Takayuki; (JP)
Mandataire : TAKAHASHI, Shogo; c/o Mitsubishi Denki Kabushiki kaisha Corporate Intellectual Property Division 7-3, Marunouchi 2-chome Chiyoda-ku, Tokyo, 100-8310 (JP)
Données relatives à la priorité :
Titre (EN) MEMORY ACCESS DEVICE
(FR) DISPOSITIF D'ACCES A LA MEMOIRE
(JA) メモリアクセス装置
Abrégé : front page image
(EN)An equipment using a device for having access to a memory such as CPU is equipped with a memory access device for realizing a high-speed memory access without using a cache and for a memory having no high-speed access mode. In this memory access device, a write unit (211) accepts, in response to a first write instruction from the CPU (1), a first write address and first write data from a single buffer (22), to send a write complete signal (2a) to the CPU (1) irrespective of whether or not the writing operation has been completed, while executing the writing operation in real time. A read unit (212) accepts, in response to a first read instruction from the CPU (1), a first read address from the CPU (1), to execute the read operation in real time, and accepts first read data from a memory (3), to send the read data and a read complete signal (2b) to the CPU (1).
(FR)La présente invention concerne un équipement qui utilise un dispositif d’accès à une mémoire : une unité centrale est équipée d'un dispositif d'accès à la mémoire permettant d'accéder à une mémoire haut débit sans utiliser de cache et destiné à une mémoire n'ayant aucun mode d'accès haut débit. Dans ce dispositif d'accès à la mémoire, une unité d'écriture (211) accepte, en réponse à une première instruction d'écriture de l'unité centrale (1), à une première adresse d'écriture et à des premières données d'écriture provenant d'un tampon unique (22), d'envoyer un signal de fin d'écriture (2a) à l'unité centrale (1), que l'opération d'écriture se soit ou non terminée, tout en exécutant l'opération d'écriture en temps réel. Une unité de lecture (212) accepte, en réponse à une première instruction de lecture de l'unité centrale (1), une première adresse de lecture de l'unité centrale (1) pour exécuter l'opération de lecture en temps réel et accepte des premières données de lecture d'une mémoire (3) pour envoyer les données de lecture et un signal de fin de lecture (2b) vers l'unité centrale (1).
(JA) CPU等のメモリへアクセスを行うデバイスを使用する機器において、キャッシュを使用することなく、また高速アクセスモードを備えていないメモリに対しても高速なメモリアクセスを実現するメモリアクセス装置を提供する。この目的を達成するため、本発明に係るメモリアクセス装置は、書き込み部211がCPU1から第1の書き込み命令を受け取ると、シングルバッファ22から第1の書き込みアドレス及び第1の書き込みデータを受け取り、リアルタイムで書き込み処理を実施しつつ、書き込み処理が完了したか否かに関わらずCPU1に書き込み完了信号2aを送り、読み出し部212がCPU1から第1の読み出し命令を受け取ると、CPU1から第1の読み出しアドレスを受け取り、リアルタイムで読み出し処理を実施し、メモリ3から第1の読み出しデータを受け取って、これをCPU1へ送るとともに読み出し完了信号2bを送る。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)