WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006043040) FONCTION DE COMMANDE D'INTERRUPTIONS ADAPTEE POUR COMMANDER L'EXECUTION DE DEMANDES D'INTERRUPTION DE CRITICITE DIFFERENTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/043040    N° de la demande internationale :    PCT/GB2005/003994
Date de publication : 27.04.2006 Date de dépôt international : 17.10.2005
CIB :
G06F 9/46 (2006.01)
Déposants : TTPCOM LIMITED [GB/GB]; Melbourn Science Park, Cambridge Road, Melbourn, Royston, Hertfordshire SG8 6HQ (GB) (Tous Sauf US).
HERCZOG, Eugène, Pascal [NL/GB]; (GB) (US Seulement)
Inventeurs : HERCZOG, Eugène, Pascal; (GB)
Mandataire : GILLARD, Matthew, Paul; Withers & Rogers LLP, Goldings House, 2 Hays Lane, London SE1 2HW (GB)
Données relatives à la priorité :
0423094.2 18.10.2004 GB
Titre (EN) INTERRUPT CONTROL FUNCTION ADAPTED TO CONTROL THE EXECUTION OF INTERRUPT REQUESTS OF DIFFERING CRITICALITY
(FR) FONCTION DE COMMANDE D'INTERRUPTIONS ADAPTEE POUR COMMANDER L'EXECUTION DE DEMANDES D'INTERRUPTION DE CRITICITE DIFFERENTE
Abrégé : front page image
(EN)An interrupt controller (1) is adapted to control the execution of interrupt requests (11, 12) of differing criticality by a processor (7) which is required to execute tasks (3, 17) of differing criticality under the control of a computer operating system (5); the interrupt controller being adapted to recognize critical (11) and non-critical (12) interrupt requests originating from different interrupt sources, and to recognize when the processor (7) is required to execute each of critical (3) and non-critical tasks (17); the interrupt controller being further adapted to pass critical interrupt requests (11) to the processor (7) for execution in preference to non-critical interrupt requests (12), to block non-critical interrupt requests (12) to the processor when they coexist with critical interrupt requests (11) or the processor (7) is required to execute critical tasks (3), and to pass non-critical interrupt requests (12) to the processor (7) when they do not coexist with any critical interrupt requests (11) and the processor (7) has no critical tasks (3) to be executed. The interrupt controller (1) is preferably implemented in hardware and its operation is transparent to the processor (7).
(FR)Un dispositif de commande (1) d'interruptions est adapté pour commander l'exécution de demandes d'interruption (11, 12) de criticité différente par un processeur (7) qui est chargé d'exécuter des tâches (3, 17) de criticité différente sous la commande d'un système d'exploitation informatique (5). Ledit dispositif de commande d'interruptions est adapté pour reconnaître les demandes d'interruption critiques (11) et non critiques (12) émanant de différentes sources d'interruptions et pour reconnaître lorsque le processeur (7) est chargé d'exécuter des tâches critiques (3) et des tâches non critiques (17). Le dispositif de commande d'interruptions est en outre adapté pour transmettre des demandes d'interruption critiques (11) au processeur (7) afin qu'il les exécute en priorité par rapport aux demandes d'interruption non critiques (12), pour bloquer les demandes d'interruption non critiques (12) adressées au processeur lorsque ces dernières coexistent avec des demandes d'interruption critiques (11) ou lorsque le processeur (7) est chargé d'exécuter des tâches critiques (3), et pour transmettre des demandes d'interruption non critiques (12) au processeur (7) lorsque ces dernières ne coexistent pas avec des demandes d'interruption critiques (11) et que le processeur (7) n'a pas de tâches critiques (3) à exécuter. Ledit dispositif de commande (1) d'interruptions est de préférence mis en oeuvre dans le matériel et son fonctionnement est transparent pour le processeur (7).
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)