WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006042828) DISPOSITIF DE MEMOIRE NON-OU ET NON-ET CONSTITUE D'ELEMENTS DE MEMOIRE RESISTIFS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/042828    N° de la demande internationale :    PCT/EP2005/055279
Date de publication : 27.04.2006 Date de dépôt international : 14.10.2005
CIB :
G11C 16/02 (2006.01)
Déposants : QIMONDA AG [DE/DE]; Gustav-Heinemann-Ring 212, 81739 München (DE) (Tous Sauf US).
HOFFMANN, Kurt [DE/DE]; (DE) (US Seulement).
DEHM, Christine [DE/DE]; (DE) (US Seulement).
SEZI, Recai [DE/DE]; (DE) (US Seulement).
WALTER, Andreas [DE/DE]; (DE) (US Seulement)
Inventeurs : HOFFMANN, Kurt; (DE).
DEHM, Christine; (DE).
SEZI, Recai; (DE).
WALTER, Andreas; (DE)
Mandataire : KOTTMANN, Dieter; MÜLLER HOFFMANN & PARTNER, Patentanwälte, Innere Wiener Str. 17, 81667 München (DE)
Données relatives à la priorité :
102004051152.7 20.10.2004 DE
Titre (DE) NOR- UND NAND-SPEICHERANORDNUNG VON RESISTIVEN SPEICHERELEMENTEN
(EN) NOR- AND NAND MEMORY ARRANGEMENT OF RESISTIVE MEMORY ELEMENTS
(FR) DISPOSITIF DE MEMOIRE NON-OU ET NON-ET CONSTITUE D'ELEMENTS DE MEMOIRE RESISTIFS
Abrégé : front page image
(DE)Die vorliegende Erfindung betrifft eine NOR-Speicheranordnung aus einer Vielzahl von resistiven Speicherelementen, welche jeweils aus einer Serienschaltung einer resistiven Speicherzelle und eines MOS-Speicherzellenauswahltransistors aufgebaut sind, wobei der transistorseitige Anschluss jedes Speicherelements mit einer ersten Stromleitung verbunden ist, an welcher eine Referenzspannung anliegt, während der speicherzellenseitige Anschluss jedes Speicherelements mit einer zweiten Stromleitung verbunden ist, an welcher eine Arbeitsspannung anliegt. Ferner betrifft die Erfindung eine NAND- Speicheranordnung aus einer Vielzahl von in Form von Ketten in Serie verschalteten resistiven Speicherelementen, welche jeweils aus einer Parallelschaltung einer resistiven Speicherzelle und eines MOS-Speicherzellenauswahltransistors aufgebaut sind, wobei ein Anschluss einer Kette mit einer ersten Stromleitung verbunden ist, an welcher eine Referenzspannung anliegt, während der andere Anschluss mit einer zweiten Stromleitung verbunden ist, an welcher eine Arbeitsspannung anliegt, wobei die erste Stromleitung auf der den MOS- Speicherzellentransistoren dieser Kette zugewandten Seite der Speicherzellen verläuft, während die zweite Stromleitung auf der den MOS-Speicherzellentransistoren abgewandten Seite der Speicherzellen verläuft.
(EN)The invention relates a NOR memory arrangement comprising a plurality of resistive memory elements which are respectively made of a serially connected resistive memory cell and an MOS-memory cell selection transistor. According to the invention, the transistor-sided connection of each memory element is connected to a first current line whereon a reference voltage is applied, during which the memory cell-sided connection of each memory element is connected to a second current line whereon a working voltage is applied. Said invention further relates to a NAND-memory arrangement comprising a plurality of resistive memory elements which are serially mounted in the form of chains, which are respectively made of a resistive memory cell and a MOS memory cell selection transistor which are mounted in a parallel manner. According to the invention, a chain connection is connected to a first current line whereon a reference voltage is applied, during which the other connection is connected to a second current line whereon a working voltage is applied. The first current line extends from the side of the memory cells which is orientated towards the MOS-memory cell transistor of said chain, during which the second current line extends to the side of the memory cells which is oriented towards the MOS-memory cell transistors.
(FR)L'invention concerne un dispositif de mémoire NON-OU constitué d'une pluralité d'éléments de mémoire résistifs qui sont respectivement constitués d'une cellule de mémoire résistive et d'un transistor MOS de sélection de cellule de mémoire montés en série. Selon l'invention, la connexion située côté transistor de chaque élément de mémoire est reliée à une première ligne de courant à laquelle une tension de référence est appliquée, tandis que la connexion située côté cellule de mémoire de chaque élément de mémoire est reliée à une deuxième ligne de courant à laquelle une tension de travail est appliquée. Cette invention concerne en outre un dispositif de mémoire NON-ET constitué d'une pluralité d'éléments de mémoire résistifs montés en série sous la forme de chaînes, qui sont respectivement constitués d'une cellule de mémoire résistive et d'un transistor MOS de sélection de cellule de mémoire montés en parallèle. Selon l'invention, une connexion d'une chaîne est reliée à une première ligne de courant à laquelle une tension de référence est appliquée, tandis qu'une autre connexion est reliée à une deuxième ligne de courant à laquelle une tension de travail est appliquée. Ladite première ligne de courant s'étend du côté des cellules de mémoire qui est orienté vers les transistors MOS de sélection de cellule de mémoire de ladite chaîne, tandis que la deuxième ligne de courant s'étend du côté des cellules de mémoire qui est opposé aux transistors MOS de sélection de cellule de mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)