WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006042643) DQS POUR DONNEES PROVENANT D'UNE MATRICE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/042643    N° de la demande internationale :    PCT/EP2005/010787
Date de publication : 27.04.2006 Date de dépôt international : 06.10.2005
CIB :
G11C 7/10 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (Tous Sauf US).
KIM, Jung, Pill [KP/US]; (US) (US Seulement).
MINZONI, Alessandro [IT/US]; (US) (US Seulement)
Inventeurs : KIM, Jung, Pill; (US).
MINZONI, Alessandro; (US)
Mandataire : SCHOPPE, Fritz; Patentanwälte Schoppe, Zimmermann, Stöckeler & Zinkler, Postfach 246, 82043 Pullach bei Müncehn (DE)
Données relatives à la priorité :
10/967,768 18.10.2004 US
Titre (EN) DQS FOR DATA FROM A MEMORY ARRAY
(FR) DQS POUR DONNEES PROVENANT D'UNE MATRICE MEMOIRE
Abrégé : front page image
(EN)A memory comprises a first circuit, a second circuit, and a latch. The first circuit is configured to provide a first signal indicating an earliest time valid data is available from a memory array in response to a read command. The second circuit is configured to provide a second signal indicating a latest time valid data is available from the memory array in response to the read command. The latch is configured to be connected to a data line coupled to the memory array in response to the first signal and disconnected from the data line in response to the second signal to latch data read from the memory array.
(FR)L'invention concerne une mémoire comprenant un premier circuit, un deuxième circuit et un verrou. Le premier circuit est configuré pour fournir un premier signal indiquant que des données valides précoces provenant d'une matrice mémoire sont disponibles en réponse à une commande de lecture. Le deuxième circuit est configuré pour fournir un deuxième signal indiquant que des données valides tardives provenant d'une matrice mémoire sont disponibles en réponse à la commande de lecture. Le verrou est configuré pour être connecté à une ligne de données couplée à la matrice mémoire en réponse au premier signal, et pour être déconnecté de la ligne de données en réponse au deuxième signal afin de verrouiller les données lues à partir de la matrice mémoire.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)