WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006041162) CIRCUIT A DIFFERENCE DE MICROTEMPS ET CIRCUIT DE MESURE DU TEMPS UTILISANT DEUX BOUCLES A VERROUILLAGE DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/041162    N° de la demande internationale :    PCT/JP2005/018973
Date de publication : 20.04.2006 Date de dépôt international : 14.10.2005
Demande présentée en vertu du Chapitre 2 :    11.08.2006    
CIB :
H03K 5/135 (2006.01), G04F 10/06 (2006.01), H03K 5/26 (2006.01)
Déposants : HIGH ENERGY ACCELERATOR RESEARCH ORGANIZATION [JP/JP]; 1-1 Oho, Tsukuba-shi, Ibaraki 3050801 (JP) (Tous Sauf US).
ARAI, Yasuo [JP/JP]; (JP) (US Seulement)
Inventeurs : ARAI, Yasuo; (JP)
Mandataire : SUGIMURA, Kosaku; 7F, Kazan Building 2-4, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1000013 (JP)
Données relatives à la priorité :
2004-301234 15.10.2004 JP
Titre (EN) MICROTIME DIFFERENCE CIRCUIT AND TIME MEASURING CIRCUIT USING TWO PLLS
(FR) CIRCUIT A DIFFERENCE DE MICROTEMPS ET CIRCUIT DE MESURE DU TEMPS UTILISANT DEUX BOUCLES A VERROUILLAGE DE PHASE
(JA) 2つのPLLを用いた微小時間差回路及び時間測定回路
Abrégé : front page image
(EN)A microtime difference circuit and time measuring circuit enabling improvement of time resolution by one tenth or less are provided. The invention comprises a first phase-locked loop circuit having a voltage-controlled oscillator circuit generating a first oscillation frequency in response to a predetermined reference clock signal and a second phase-locked loop circuit having a voltage-controlled oscillator circuit generating a second oscillation frequency different from the first oscillation frequency in response to the same reference clock signal as the first phase-locked loop circuit. A microtime is obtained from the delay time difference between the output signals of the first and second phase-locked loop circuits.
(FR)Circuit à différence de microtemps et circuit de mesure du temps permettant l'amélioration de la résolution temporelle d'un dixième ou moins. L'invention comprend un premier circuit de boucle à verrouillage de phase ayant un circuit d'oscillateur commandé par une tension générant une première fréquence d'oscillation en réponse à un signal d'horloge de référence prédéterminé et un second circuit de boucle à verrouillage de phase ayant un circuit d'oscillateur commandé par une tension générant une seconde fréquence d'oscillation différente de la première fréquence d'oscillation en réponse au même signal d'horloge de référence que le premier circuit de boucle à verrouillage de phase. Un microtemps est obtenu à partir de la différence de temps de retard entre les signaux de sortie des premier et second circuits de boucle à verrouillage de phase.
(JA)  1桁以上時間分解能を向上させることができる微小時間差回路及び時間測定回路を提供する。所定の基準クロック信号を受け、第1発振周波数を発生する電圧制御発振回路を具える第1位相同期ループ回路と、前記第1位相同期ループ回路と同じ基準クロック信号を受け、前記第1発振周波数と異なる第2発振周波数を発生する電圧制御発振回路を具える第2位相同期ループ回路とを具え、前記第1位相同期ループ回路と前記第2位相同期ループ回路の出力信号の遅延時間差から微小時間を得る。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)