WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006041142) CIRCUIT INTEGRE SEMI-CONDUCTEUR, PROCEDE DE CONCEPTION DE CE DERNIER ET APPAREIL ELECTRONIQUE UTILISANT CE DERNIER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/041142    N° de la demande internationale :    PCT/JP2005/018902
Date de publication : 20.04.2006 Date de dépôt international : 07.10.2005
CIB :
H01L 21/822 (2006.01), G06F 17/50 (2006.01), H01L 21/82 (2006.01), H01L 27/04 (2006.01)
Déposants : SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase, Atsugi-shi, Kanagawa 2430036 (JP) (Tous Sauf US).
KUROKAWA, Yoshiyuki [JP/JP]; (JP) (US Seulement)
Inventeurs : KUROKAWA, Yoshiyuki; (JP)
Données relatives à la priorité :
2004-298352 13.10.2004 JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT AND DESIGNING METHOD OF THE SAME, AND ELECTRONIC APPARATUS USING THE SAME
(FR) CIRCUIT INTEGRE SEMI-CONDUCTEUR, PROCEDE DE CONCEPTION DE CE DERNIER ET APPAREIL ELECTRONIQUE UTILISANT CE DERNIER
Abrégé : front page image
(EN)A designing method of a semiconductor integrated circuit, by which a semiconductor integrated circuit with a small amount of wire routing, a small layout area and low wire capacitance can be achieved effectively. The designing method of the semiconductor integrated circuit of the invention has a logic synthesis step of generating a first netlist that defines the connection between standard cells stored in a cell library based on the specifications of the semiconductor integrated circuit, a cell composition step of analyzing the first netlist to extract a combination of standard cells, which satisfies predetermined criteria, of composing the extracted combination of standard cells to store it as a new standard cell in the cell library, and of rewriting the first netlist using the new standard cell to generate a second netlist, and a step of performing automatic placement and routing based on the second netlist.
(FR)L'invention concerne un procédé de conception d'un circuit intégré semi-conducteur qui permet de réaliser efficacement un circuit intégré semi-conducteur avec une faible quantité de voie fil, une surface de tracé réduite et une faible capacité de fil. Le procédé de conception du circuit intégré semi-conducteur selon l'invention comprend une étape de synthèse logique consistant à générer une première liste d'interconnexions qui définit la connexion entre les cellules standard stockées dans une bibliothèque de cellules sur la base des spécifications du circuit intégré semi-conducteur, une étape de composition de cellule consistant à analyser la première liste d'interconnexions afin d'extraire une combinaison de cellules standard qui réponde à des critères prédéterminés, à composer la combinaison extraite de cellules standard afin de la stocker en tant que nouvelle cellule standard dans la bibliothèque de cellules et à réécrire la première liste d'interconnexions à l'aide de la nouvelle cellule standard afin de générer une seconde liste d'interconnexions, enfin une étape consistant à effectuer un placement et un routage automatiques sur la base de la seconde liste d'interconnexions.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)