WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006040904) CIRCUIT DE DECALEUR DE NIVEAU, CIRCUIT D'ENTRAINEMENT ET AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/040904    N° de la demande internationale :    PCT/JP2005/017141
Date de publication : 20.04.2006 Date de dépôt international : 16.09.2005
CIB :
H03K 19/0175 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi Osaka 5458522 (JP) (Tous Sauf US).
MATSUDA, Eiji; (US Seulement).
YOKOYAMA, Makoto; (US Seulement).
MURAKAMI, Yuhichirou; (US Seulement)
Inventeurs : MATSUDA, Eiji; .
YOKOYAMA, Makoto; .
MURAKAMI, Yuhichirou;
Mandataire : HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building 2-6,Tenjinbashi 2-chome Kita Kita-ku, Osaka-shi Osaka 5300041 (JP)
Données relatives à la priorité :
2004-300586 14.10.2004 JP
Titre (EN) LEVEL SHIFTER CIRCUIT, DRIVE CIRCUIT, AND DISPLAY
(FR) CIRCUIT DE DECALEUR DE NIVEAU, CIRCUIT D'ENTRAINEMENT ET AFFICHAGE
(JA) レベルシフタ回路、駆動回路、および表示装置
Abrégé : front page image
(EN)A level shifter control circuit (10) generates a control signal (ENB1) for controlling level shift operation of a level shifter (LS1) depending on the input timing of output signals (Sx and Sy) from a source shift register (20). Signals having a mutual input interval shorter than the active period of a clock signal (GCK1) are employed as the output signals (Sx and Sy) from the source shift register (20). When stopping the level shift operation, the level shifter (LS1) holds an output signal (OUT1) in the state before stopping the level shift operation. Consequently, power consumption of the level shifter circuit can be reduced.
(FR)Circuit de commande de décaleur de niveau (10) générant un signal de commande (ENB1) pour commander l'opération de décalage de niveau d'un décaleur de niveau (LS1) selon la synchronisation d'entrée de signaux de sortie (Sx et Sy) à partir d'un registre à décalage de source (20). Les signaux ayant un intervalle d'entrée mutuel plus court que la période active d'un signal d'horloge (GCK1) sont employés en tant que signaux de sortie (Sx et Sy) du registre à décalage de source (20). Lors de l'arrêt de l'opération de décalage de niveau, le décaleur de niveau (LS1) maintient un signal de sortie (OUT1) dans l'état correspondant au moment avant d'arrêter l'opération de décalage de niveau. En conséquence, la puissance consommée du circuit de décaler de niveau peut être diminuée.
(JA) レベルシフタ制御回路(10)が、ソースシフトレジスタ(20)の出力信号(SxおよびSy)の入力タイミングに応じて、レベルシフタ(LS1)のレベルシフト動作を制御する制御信号(ENB1)を生成する。ソースシフトレジスタ(20)の出力信号(SxおよびSy)としては、互いの入力間隔がクロック信号(GCK1)のアクティブ期間よりも短いものを用いる。レベルシフタ(LS1)は、レベルシフト動作を停止する場合、出力信号(OUT1)を、レベルシフト動作を停止する前の状態に保持する。これにより、レベルシフタ回路の消費電力を低減できる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)