WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006040798) DISPOSITIF DE CIRCUIT INTEGRE A SEMI-CONDUCTEUR ET SYSTEME ELECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/040798    N° de la demande internationale :    PCT/JP2004/014939
Date de publication : 20.04.2006 Date de dépôt international : 08.10.2004
Demande présentée en vertu du Chapitre 2 :    08.10.2004    
CIB :
G06F 12/14 (2006.01)
Déposants : RENESAS TECHNOLOGY CORP. [JP/JP]; 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1006334 (JP) (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NA, NE, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SN, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW only).
OSHIBA, Masashi [JP/JP]; (JP) (US Seulement).
KISHI, Hiroshi [JP/JP]; (JP) (US Seulement).
SATO, Yoshiaki [JP/JP]; (JP) (US Seulement).
YAMAKI, Yoko [JP/JP]; (JP) (US Seulement).
YAMAKAWA, Kentaro [JP/JP]; (JP) (US Seulement)
Inventeurs : OSHIBA, Masashi; (JP).
KISHI, Hiroshi; (JP).
SATO, Yoshiaki; (JP).
YAMAKI, Yoko; (JP).
YAMAKAWA, Kentaro; (JP)
Mandataire : TSUTSUI, Yamato; Tsutsui & Associates, 3F, Azeria Bldg., 1-1, Nishi-shinjuku 8-chome, Shinjuku-ku, Tokyo 1600023 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ELECTRONIC SYSTEM
(FR) DISPOSITIF DE CIRCUIT INTEGRE A SEMI-CONDUCTEUR ET SYSTEME ELECTRONIQUE
(JA) 半導体集積回路装置および電子システム
Abrégé : front page image
(EN)A flash memory includes a protect area (PA) where reading of specified blocks is inhibited, while a RAM, which is used as a work area of a program, also includes a protect area (PA1) where reading of specified blocks is inhibited. A bus state controller (3) compares the value of a program counter with the value of an address signal to inhibit reading from the areas other than the protect area (PA) for the flash memory and to control the data of the protect area (PA1) for the RAM such that reading form the protect area (PA) in the flash memory is inhibited. For example, if a user is to read the data of the protect area (PA) from an accessible user access area, meaningless data, such as H'FFFF or the like, is outputted from the bus state controller (3) via a data bus.
(FR)Dans le cadre de la présente invention, une mémoire flash comprend une zone de protection (PA) où la lecture de blocs spécifiés est empêchée, tandis qu'une RAM, qui est utilisée en tant que zone de travail d'un programme, comprend également une zone de protection (PA1) où la lecture de blocs spécifiés est empêchée. Une unité de commande d'état de bus (3) compare la valeur d'un compteur de programme avec la valeur d'un signal d'adresse pour empêcher la lecture à partir des zones autres que la zone de protection (PA) pour la mémoire flash et commander les données de la zone de protection (PA1) pour la RAM de telle sorte que la lecture à partir de la zone de protection (PA) dans la mémoire flash est empêchée. Par exemple, si un utilisateur s'apprête à lire les données de la zone de protection (PA) à partir d'une zone d'accès d'utilisateur accessible, des données sans signification, telles que H'FFFF ou similaires, sont sorties de l'unité de commande d'état de bus (3) par l'intermédiaire d'un bus de données.
(JA)  フラッシュメモリには、特定のブロックの読み出しが禁止されるプロテクトエリアPAが設けられ、プログラムのワークエリアとして用いられるRAMには、同じく特定のブロックの読み出しが禁止されるプロテクトエリアPA1が設けられている。バスステートコントローラ3は、プログラムカウンタの値とアドレス信号の値とを比較して、フラッシュメモリではプロテクトエリアPA以外の読み出しを禁止し、RAMでは、プロテクトエリアPA1のデータをフラッシュメモリのプロテクトエリアPAからの読み出し以外を禁止するように制御する。たとえば、ユーザがアクセス可能なユーザアクセスエリアからプロテクトエリアPAのデータを読み出す場合には、バスステートコントローラ3から、H’FFFFなどの無意味なデータがデータバスを介して出力される。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)