WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006040736) MOSFET POUR APPLICATIONS HAUTE TENSION ET PROCEDE DE FABRICATION CORRESPONDANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/040736    N° de la demande internationale :    PCT/IB2005/053367
Date de publication : 20.04.2006 Date de dépôt international : 13.10.2005
CIB :
H01L 29/78 (2006.01), H01L 29/786 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (Tous Sauf US).
KONING, Jan, J. [NL/NL]; (NL) (US Seulement).
NIELAND, Jan-Harm [NL/NL]; (NL) (US Seulement).
EGBERS, Johannes, H., H., A. [NL/NL]; (NL) (US Seulement).
SWANENBERG, Maarten, J. [NL/NL]; (NL) (US Seulement).
GRAKIST, Alfred [NL/NL]; (NL) (US Seulement).
LUDIKHUIZE, Adrianus, W. [NL/NL]; (NL) (US Seulement)
Inventeurs : KONING, Jan, J.; (NL).
NIELAND, Jan-Harm; (NL).
EGBERS, Johannes, H., H., A.; (NL).
SWANENBERG, Maarten, J.; (NL).
GRAKIST, Alfred; (NL).
LUDIKHUIZE, Adrianus, W.; (NL)
Mandataire : WHITE, Andrew; NXP Semiconductors, Intellectual Property Department, Cross Oak Lane, Redhill, Surrey RH1 5HA (GB)
Données relatives à la priorité :
04105042.8 14.10.2004 EP
Titre (EN) A MOSFET FOR HIGH VOLTAGE APPLICATIONS AND A METHOD OF FABRICATING SAME
(FR) MOSFET POUR APPLICATIONS HAUTE TENSION ET PROCEDE DE FABRICATION CORRESPONDANT
Abrégé : front page image
(EN)A PMOS device comprising a semiconductor-on-insulator (SOI) substrate hving a lyer (22) of insulating material over which is provided an active layer (24) of n-type semiconductor material. P-type source and drain regions (14, 16) are provided by diffusion in the n­-type active layer (22). A p-type plug (28) is provided at the source region (14), which extends through the active semiconductor layer (24) to the insulating layer (22). The plug (28) is provided so as to enable the source voltage applied to the device to be lifted significantly above the substrate voltage without the occurrence of excessive leakage currents.
(FR)La présente invention concerne un dispositif PMOS comprenant un substrat semi-conducteur sur isolant (SOI) présentant une couche (22) d'un matériau isolant par dessus laquelle est déposée une couche active (24) d'un matériau semi-conducteur de type n. Les régions sources et les régions drains de type P (14, 16) sont ménagées par diffusion dans la couche active de type n (22). Une fiche de type p (28) est placée dans la région source (14) est s'étend à travers la couche semi-conductrice active (24) jusqu'à la couche isolante (22). La fiche (28) permet à la tension source appliquée au dispositif d'être relevée significativement au dessus de la tension du substrat sans apparition de courant de fuite excessif.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)