WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039606) SYSTEME D'ALIMENTATION D'UNITE CENTRALE (CPU)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039606    N° de la demande internationale :    PCT/US2005/035388
Date de publication : 13.04.2006 Date de dépôt international : 29.09.2005
CIB :
G06F 1/26 (2006.01), H01L 25/16 (2006.01), G05F 1/56 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
NARENDRA, Siva [IN/US]; (US) (US Seulement).
WILSON, Howard [US/US]; (US) (US Seulement).
GARDNER, Donald [US/US]; (US) (US Seulement).
HAZUCHA, Peter [SK/US]; (US) (US Seulement).
SCHROM, Gerhard [AT/US]; (US) (US Seulement).
KARNIK, Tanay [US/US]; (US) (US Seulement).
BORKAR, Nitin [IN/US]; (US) (US Seulement).
DE, Vivek [US/US]; (US) (US Seulement).
BORKAR, Shekhar [IN/US]; (US) (US Seulement)
Inventeurs : NARENDRA, Siva; (US).
WILSON, Howard; (US).
GARDNER, Donald; (US).
HAZUCHA, Peter; (US).
SCHROM, Gerhard; (US).
KARNIK, Tanay; (US).
BORKAR, Nitin; (US).
DE, Vivek; (US).
BORKAR, Shekhar; (US)
Mandataire : VINCENT, Lester, J.; Blakely Sokoloff Taylor & Zafman, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
10/954,464 30.09.2004 US
Titre (EN) THREE DIMENSIONAL PACKAGE OF CPU AND VOLTAGE REGULATOR/CONVERTER MODULE
(FR) SYSTEME D'ALIMENTATION D'UNITE CENTRALE (CPU)
Abrégé : front page image
(EN)A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator/ converter die bonded to the CPU die in a three dimensional packaging layout.
(FR)L'invention concerne une unité centrale (CPU). Cette CPU comprend : une puce de CPU, et ; une puce de régulateur/convertisseur de tension qui est liée à la puce de CPU selon une configuration d'emballage tridimensionnelle.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)