WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039500) EMETTEUR A MATRICE D'ELEMENTS MULTIPLES EN PHASE AVEC DEPHASAGE PAR OSCILLATEUR LOCAL ET AMPLIFICATEUR DE PUISSANCE INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039500    N° de la demande internationale :    PCT/US2005/035210
Date de publication : 13.04.2006 Date de dépôt international : 29.09.2005
CIB :
H04B 1/02 (2006.01), H04M 1/00 (2006.01), H04B 7/02 (2006.01)
Déposants : CALIFORNIA INSTITUTE OF TECHNOLOGY [US/US]; Office of Technology Transfer, 1200 East California Blouvard, MC 201-85, Pasadena, California 91125 (US) (Tous Sauf US).
NATARAJAN, Arun [IN/US]; (US) (US Seulement).
KOMIJANI, Abbas [IR/US]; (US) (US Seulement).
HAJIMIRI, Seyed, Ali [IR/US]; (US) (US Seulement)
Inventeurs : NATARAJAN, Arun; (US).
KOMIJANI, Abbas; (US).
HAJIMIRI, Seyed, Ali; (US)
Mandataire : TABIBI, Ardeshir; TOWNSEND AND TOWNSEND AND CREW LLP, Two Embarcadero Center, San Francisco, California 94111-3834 (US)
Données relatives à la priorité :
60/614,390 29.09.2004 US
Titre (EN) MULTI-ELEMENT PHASED ARRAY TRANSMITTER WITH LO PHASE SHIFTING AND INTEGRATED POWER AMPLIFIER
(FR) EMETTEUR A MATRICE D'ELEMENTS MULTIPLES EN PHASE AVEC DEPHASAGE PAR OSCILLATEUR LOCAL ET AMPLIFICATEUR DE PUISSANCE INTEGRE
Abrégé : front page image
(EN)A fully integrated CMOS multi-element phased-array transmitter (transmitter)includes, in part, on-chip power amplifiers (PA) (262), with integrated output matching. The transmitter is adapted to be configured as a two-dimensional 2-by-2 array or as a one dimensional l-by-4 array. The transmitter uses a two step up-conversion architecture with an IF frequency of 4.8GHz. Double-quadrature architecture for the up-conversion stages attenuates the signal at image frequencies. The phase selectors (252, 254) in each transmitter path have independent access to all the phases of the VCO (202). The double quadrature architecture results in two sets of phase selectors for each path, one for the in-phase (1) and one for the quadrature phase (Q) of the LO signal. The phase selection is done in two stages, with the first stage determining the desired VCO differential phase pair and the next stage selecting the appropriate polarity. An on-chip Balun is used for differential to single-ended conversion.
(FR)Un émetteur à matrice d'éléments multiples en phase à CMOS entièrement intégré (émetteur) comprend, entre autres, des amplificateurs de puissance sur-puce (PA) à adaptation de sortie intégrée. L'émetteur est conçu pou être configuré comme une matrice bidimensionnelle 2-par-2 ou comme une matrice unidimensionnelle 1-par-4. L'émetteur utilise une architecture de conversion avec élévation de fréquence en deux étapes, associée à une fréquence intermédiaire FI de 4.8GHz. Une architecture à quadrature double associée aux étages de conversion avec élévation de fréquence atténue le signal aux fréquences d'images. Les sélecteurs de phase de chaque chemin d'émetteur possède un accès indépendant à toutes les phases de l'oscillateur à fréquence commandée (VCO). L'architecture à double quadrature aboutit à deux ensembles de sélecteurs de phase pour chaque chemin, un pour la partie en phase (I) et un pour la phase en quadrature (Q) du signal de l'oscillateur local. La sélection de phase est effectuée en deux étapes, la première étape servant à déterminer la paire souhaitée de phases différentielles du VCO et l'étape suivante servant à sélectionner la polarité appropriée. Un symétriseur sur-puce est utilisé pour la conversion du signal différentiel-à-asymétrique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)