WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039254) PUCE A CIRCUIT E/S ET LIAISON FACE A FACE ET SYSTEME DE PUCE A CIRCUIT LOGIQUE FONCTIONNEL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039254    N° de la demande internationale :    PCT/US2005/034526
Date de publication : 13.04.2006 Date de dépôt international : 26.09.2005
CIB :
H01L 23/48 (2006.01)
Déposants : ACTEL CORPORATION [US/US]; 2061 Stierlin Court, Mountain View, CA 94043 (US) (Tous Sauf US).
SPEERS, Theodore [US/US]; (US) (US Seulement)
Inventeurs : SPEERS, Theodore; (US)
Mandataire : D'ALESSANDRO, Kenneth; Sierra Patent Group, Ltd., P.O. Box 6149, Stateline, NV 89449 (US)
Données relatives à la priorité :
10/955,929 29.09.2004 US
Titre (EN) FACE TO FACE BONDED I/O CIRCUIT DIE AND FUNCTIONAL LOGIC CIRCUIT DIE SYSTEM
(FR) PUCE A CIRCUIT E/S ET LIAISON FACE A FACE ET SYSTEME DE PUCE A CIRCUIT LOGIQUE FONCTIONNEL
Abrégé : front page image
(EN)An integrated circuit system includes a first set of integrated circuit dice each member of the set having a different configuration of input/output circuits disposed thereon and a second set of integrated circuit dice each having different logical function circuits disposed thereon. Each member of the first and second sets of integrated circuit dice include an array of face-to-face bonding pads disposed thereon that mate with the array of face-to­face bonding pads of each member of the other set.
(FR)L'invention concerne un système à circuit intégré comprenant un premier ensemble de puces à circuit intégré, chaque élément de l'ensemble présentant une différente configuration de circuits d'entrée/sortie, et un second ensemble de puces à circuit intégré présentant chacune différents circuits logiques fonctionnels. Chaque élément du premier et du second ensemble de puces à circuit intégré comprend un réseau d'éléments de liaison face à face correspondant au réseau d'éléments de liaison face à face de chaque élément de l'autre ensemble.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)