WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006039201) PIPELINE DE PROCESSEUR DE FLUX CONTINU
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/039201    N° de la demande internationale :    PCT/US2005/034145
Date de publication : 13.04.2006 Date de dépôt international : 21.09.2005
CIB :
G06F 9/38 (2006.01)
Déposants : INTEL CORPORATION (a corporation of Delaware) [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
AKKARY, Haitham [US/US]; (US) (US Seulement).
RAJWAR, Ravi [IN/US]; (US) (US Seulement).
SRINIVASAN, Srikanth [IN/US]; (US) (US Seulement)
Inventeurs : AKKARY, Haitham; (US).
RAJWAR, Ravi; (US).
SRINIVASAN, Srikanth; (US)
Mandataire : O'DOWD, Shawn, W.; Kenyon & Kenyon, 1500 K Street, N.W., Suite 700, Washington, DC 20005 (US)
Données relatives à la priorité :
10/953,762 30.09.2004 US
Titre (EN) CONTINUEL FLOW PROCESSOR PIPELINE
(FR) PIPELINE DE PROCESSEUR DE FLUX CONTINU
Abrégé : front page image
(EN)Embodiments of the present invention relate to a system and method for comparatively increasing processor throughput and relieving pressure on the processor's scheduler and register file by diverting instructions dependent on long-latency operations from a flow of the processor pipeline and re-introducing them into the flow when the long-latency operations are completed. In this way, the instructions do not tie up resources and overall instruction throughput in the pipeline is comparatively increased.
(FR)Des modes de réalisation de l'invention concernent un système et un procédé permettant d'augmenter comparativement le rendement d'un processeur et de réduire la pression sur le programmateur du processeur et le fichier de registre par la diversion d'instructions dépendantes d'opérations à latence longue d'un flux de pipeline de processeur et par la réintroduction de celles-ci dans le flux lorsque ces opérations à latence longue sont terminées. Ainsi, ces instructions ne bloquent pas des ressources et le rendement des instructions globales dans le pipeline en est comparativement augmenté.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)