WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006036413) SYSTEME ET PROCEDE DE STOCKAGE DES DONNEES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/036413    N° de la demande internationale :    PCT/US2005/030417
Date de publication : 06.04.2006 Date de dépôt international : 26.08.2005
CIB :
G06F 12/00 (2006.01), G06F 13/00 (2006.01), G06F 13/28 (2006.01), G11C 8/00 (2006.01)
Déposants : SIGMATEL, INC. [US/US]; 1601 S. Mo Pac Expressway, Suite 100, Austin, Texas 78746 (US) (Tous Sauf US)
Inventeurs : SANDERS, Richard; (US)
Mandataire : TOLER, Jeffrey G.; TOLER, LARSON & ABEL, LLP, Suite 265, 5000 Plaza on the Lake, Austin, Texas 78746 (US)
Données relatives à la priorité :
10/952,587 27.09.2004 US
Titre (EN) SYSTEM AND METHOD FOR STORING DATA
(FR) SYSTEME ET PROCEDE DE STOCKAGE DES DONNEES
Abrégé : front page image
(EN)The disclosure is directed to a system including a first flash memory device having a first interface and a first control interface that includes a first chip enable control input, a second flash memory device having a second interface and a second control interface that includes a second chip enable control input, and a controller that includes a data output and a control signal output. A first portion of the data output is coupled to the first interface. A second portion of the data output is coupled to the second interface. The control signal output includes a chip enable output coupled to both the first chip enable control input and the second chip enable control input. The first flash memory device and the second flash memory device are both configured to concurrently receive input data communicated to the first interface and the second interface from the data output.
(FR)L'invention concerne un système comprenant une première mémoire flash qui comporte une première interface et une première interface de commande avec une première entrée de commande de validation de circuit, une seconde mémoire flash qui comporte une seconde interface et une seconde interface de commande avec une seconde entrée de commande de validation de circuit, et un contrôleur avec sortie de données et sortie de signal de commande. Une première partie de la sortie de données est couplée à la première interface. Une seconde partie de la sortie de données est couplée à la seconde interface. La sortie de signal de commande est couplée à la fois à la première et à la seconde entrées de commande de validation de circuit. Le premier et le second dispositifs à mémoire flash sont tout deux conçus pour recevoir concurremment des données d'entrée communiquées à la première et à la seconde interface depuis la sortie de données.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)