WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006035689) DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/035689    N° de la demande internationale :    PCT/JP2005/017587
Date de publication : 06.04.2006 Date de dépôt international : 26.09.2005
CIB :
H01L 23/12 (2006.01)
Déposants : ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP) (Tous Sauf US).
MIYATA, Osamu [JP/JP]; (JP) (US Seulement).
KADOGUCHI, Takuya [JP/JP]; (JP) (US Seulement).
KASAI, Masaki [JP/JP]; (JP) (US Seulement)
Inventeurs : MIYATA, Osamu; (JP).
KADOGUCHI, Takuya; (JP).
KASAI, Masaki; (JP)
Mandataire : INAOKA, Kosaku; c/o AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS Sun Mullion NBF Tower, 21st Floor 6-12, Minamihommachi 2-chome, Chuo-ku Osaka-shi, Osaka 5410054 (JP)
Données relatives à la priorité :
2004-282016 28.09.2004 JP
2004-314395 28.10.2004 JP
2005-139955 12.05.2005 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device is provided with a semiconductor chip having a functional plane wherein a functional element is provided; an electrode pad arranged directly above the functional element, on the functional plane of the semiconductor chip; a protecting resin layer stacked on the functional plane of the semiconductor chip; an external connecting terminal provided at a position facing the electrode pad, on the protecting resin layer; and a post which is provided by penetrating the protecting resin layer in a direction where the electrode pad and the external connecting terminal face, for connecting the electrode pad with the external connecting terminal.
(FR)Dispositif semi-conducteur pourvu d’une puce semi-conductrice ayant un plan fonctionnel où un élément fonctionnel est disposé ; un bloc d’électrode disposé directement au-dessus de l’élément fonctionnel, sur le plan fonctionnel de la puce semi-conductrice ; une couche de protection en résine empilée sur le plan fonctionnel de la puce semi-conductrice ; une borne de connexion externe disposée en face du bloc d’électrode, sur la couche de protection en résine ; et un montant réalisé en faisant pénétrer la couche de protection en résine dans la direction où le bloc d’électrode et la borne de connexion externe font face à la borne de connexion externe pour connecter le bloc d’électrode.
(JA) この発明の半導体装置は、機能素子が作り込まれた機能面を有する半導体チップと、この半導体チップの機能面上において、機能素子の直上の位置に設けられた電極パッドと、半導体チップの機能面上に積層された保護樹脂層と、この保護樹脂層上において、電極パッドと対向する位置に設けられた外部接続端子と、保護樹脂層を電極パッドと外部接続端子との対向方向に貫通して設けられ、電極パッドと外部接続端子とを接続するためのポストとを備えている。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)