WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006035664) ELEMENT EMETTEUR DE LUMIERE A SEMICONDUCTEUR, SON PROCEDE DE FABRICATION ET SON PROCEDE DE MONTAGE ET DISPOSITIF EMETTEUR DE LUMIERE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/035664    N° de la demande internationale :    PCT/JP2005/017467
Date de publication : 06.04.2006 Date de dépôt international : 22.09.2005
CIB :
H01L 33/26 (2010.01), H01L 33/38 (2010.01), H01L 33/58 (2010.01), H01L 33/60 (2010.01), H01L 33/62 (2010.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
HIGASHI, Kazushi; (US Seulement).
ISHITANI, Shinji; (US Seulement)
Inventeurs : HIGASHI, Kazushi; .
ISHITANI, Shinji;
Mandataire : KAWAMIYA, Osamu; AOYAMA & PARTNERS, IMP Building 3-7, Shiromi 1-chome, Chuo-ku Osaka-shi, Osaka 5400001 (JP)
Données relatives à la priorité :
2004-279049 27.09.2004 JP
Titre (EN) SEMICONDUCTOR LIGHT EMITTING ELEMENT, MANUFACTURING METHOD AND MOUNTING METHOD OF THE SAME AND LIGHT EMITTING DEVICE
(FR) ELEMENT EMETTEUR DE LUMIERE A SEMICONDUCTEUR, SON PROCEDE DE FABRICATION ET SON PROCEDE DE MONTAGE ET DISPOSITIF EMETTEUR DE LUMIERE
(JA) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
Abrégé : front page image
(EN)An LED chip (1) is successively provided with an n-type semiconductor layer (12) and a p-type semiconductor layer (13) on a lower plane of an element board (11), and the p-type semiconductor layer (13) is formed by excluding an n-electrode region (12a). In the n-electrode region (12a), a first n-electrode (14) is formed, and on the p-type semiconductor layer (13), a first p-electrode (15) is formed. On the first n-electrode (14) and the first p-electrode (15), a first insulating layer (16) having openings (16a, 16b) is formed, and on the first insulating layer (16), a second n-electrode (17) and a second p-electrode (18) which have substantially the same size are formed. Thus, the electrode on the side of the n-type semiconductor layer (12) can be made large in size, and mounting of the LED chip (1) on a wiring board (40) can be performed at low cost by using a solder (31).
(FR)Une puce à LED (1) est successivement pourvue d’une couche semiconductrice du type N (12) et d’une couche semiconductrice du type P (13) sur un plan inférieur d’une plaquette d’éléments (11), et la couche semiconductrice du type P (13) est formée par exclusion d’une région d’électrode du type N (12a). Dans la région d’électrode du type N (12a), une première électrode du type N (14) est formée et, sur la couche semiconductrice du type P (13), une première électrode du type P (15) est formée. Sur la première électrode du type N (14) et sur la première électrode du type P (15), une première couche isolante (16) comportant des ouvertures (16a, 16b) est formée et, sur la première couche isolante (16), une deuxième électrode du type N (17) et une deuxième électrode du type P (18) présentant sensiblement les mêmes dimensions sont formées. L’électrode du côté de la couche semiconductrice du type N (12) peut donc présenter de grandes dimensions et le montage de la puce à LED (1) sur une plaquette de câblage (40) peut être réalisé à faible coût à l’aide d’une soudure (31).
(JA) 本発明のLEDチップ(1)は、素子基板(11)の下面上にn型半導体層(12)及びp型半導体層(13)を順に備え、p型半導体層(13)はn電極用領域(12a)を除いて形成される。n電極用領域(12a)には第1n電極(14)が形成され、p型半導体層(13)上には第1p電極(15)が形成される。第1n電極(14)及び第1p電極(15)上には開口(16a)、(16b)を有する第1絶縁層(16)が形成され、第1絶縁層(16)上にほぼ同じ大きさの第2n電極(17)及び第2p電極(18)が形成される。この構成より、n型半導体層(12)側の電極を大きくすることができ、配線基板(40)へのLEDチップ(1)の実装をはんだ(31)を用いて低コストにて行うことができる。
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)