WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006035258) ENSEMBLE DE PUCES A SEMI-CONDUCTEURS COMPORTANT DES COMPOSANTS EMPILES ET SON PROCEDE DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/035258    N° de la demande internationale :    PCT/IB2004/003175
Date de publication : 06.04.2006 Date de dépôt international : 30.09.2004
CIB :
H01L 25/065 (2006.01), H01L 25/11 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (Tous Sauf US).
SEAH, Lee Hua [SG/SG]; (SG) (US Seulement).
CHEW, Boon Kiat Alex [SG/SG]; (SG) (US Seulement)
Inventeurs : SEAH, Lee Hua; (SG).
CHEW, Boon Kiat Alex; (SG)
Mandataire : SCHÄFER, Horst; c/o Kanzlei Schweiger & Partner, Karl-Theodor-Str. 69, 80803 München (DE)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR CHIP ASSEMBLY INCLUDING STACKED COMPONENTS AND METHOD FOR PRODUCING IT
(FR) ENSEMBLE DE PUCES A SEMI-CONDUCTEURS COMPORTANT DES COMPOSANTS EMPILES ET SON PROCEDE DE PRODUCTION
Abrégé : front page image
(EN)A stacked electronic component (100) comprises a substrate board (104) and a first semiconductor chip (101) mounted by a flip chip technique to the substrate board (104). An intermediate rewiring tape (103) having a recess (119), is mounted to the rear side of the first semiconductor chip (102), the recess (119) of the intermediate rewiring tape accommodate the first semiconductor chip. A second semiconductor chip (101) is mounted to the intermediate rewiring layer by a flip chip technique.
(FR)L'invention concerne un composant électronique empilé (100) qui comprend une plaquette de substrat (104) et une première puce à semi-conducteur (101) posée sur ladite plaquette de substrat (104) suivant une technique de connexion par bossage. Une bande (103) de recâblage intermédiaire présentant un évidement (119) est montée sur le côté arrière de la première puce à semi-conducteur (102), cette dernière étant logée dans l'évidement (119) de la bande de recâblage intermédiaire. Une seconde puce à semi-conducteur (101) est montée sur la couche de recâblage intermédiaire suivant la technique de connexion par bossage.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)