WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2006034854) CELLULE MEMOIRE A PIEGEAGE DE CHARGE ET DISPOSITIF MEMOIRE A PIEGEAGE DE CHARGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2006/034854    N° de la demande internationale :    PCT/EP2005/010470
Date de publication : 06.04.2006 Date de dépôt international : 28.09.2005
CIB :
H01L 27/115 (2006.01), H01L 21/8247 (2006.01), H01L 21/336 (2006.01), H01L 29/786 (2006.01), H01L 29/792 (2006.01), H01L 29/788 (2006.01), G11C 16/04 (2006.01), H01L 21/768 (2006.01), H01L 27/02 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (Tous Sauf US).
VERHOEVEN, Martin [NL/DE]; (DE) (US Seulement)
Inventeurs : VERHOEVEN, Martin; (DE)
Mandataire : EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55, 80339 München (DE)
Données relatives à la priorité :
10/952,707 29.09.2004 US
Titre (EN) SEMICONDUCTOR MEMORY DEVICE HAVING CHARGE-TRAPPING MEMORY CELLS
(FR) CELLULE MEMOIRE A PIEGEAGE DE CHARGE ET DISPOSITIF MEMOIRE A PIEGEAGE DE CHARGE
Abrégé : front page image
(EN)The memory cell is arranged in a ridge (15) of semiconductor material forming a fin (1) with sidewalls and a channel region between source and drain regions (2). Memory layer sequences (4), such as ONO, provided for charge-trapping are applied to the sidewalls, and gate electrodes are arranged on both sides of the ridge. A plurality of ridges at a distance parallel to one another and have sidewalls facing a neighboring ridge form an array of charge-trapping memory cells. Wordlines are arranged between the ridges, sections of the wordlines forming the gate electrodes (3). This arrangement enables a double gate operation of the cells and thus allows for a storage of four bits of information in every single memory cell structure.
(FR)La cellule mémoire est agencée dans une crête de matériau semi-conducteur formant un aileron avec des parois latérales et une région canal entre des régions source et drain. Des séquences de couches mémoire prévues pour un piégeage de charges sont appliquées sur les parois latérales et des électrodes de grille sont agencées des deux côtés de la crête. Une pluralité de crêtes à une certaine distance, parallèles entre elles et possédant des parois latérales faisant face à une crête voisine forment un réseau de cellules mémoire à piégeage de charges. Des lignes de mots sont agencées entre les crêtes, des parties de lignes de mots formant des électrodes de grille. Cet agencement permet une double opération de grille des cellules permettant ainsi un stockage de quatre bits d'information dans chaque structure à cellule mémoire unique.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)